

Proyecto Fin de Carrera

Ingeniería Electrónica

Facultad de Física

Sistema de adquisición de datos autónomo

para mediciones de campo

de bandas de sombra durante eclipses solares

Autor: Estela Martín Badosa

Director: Dr. José Bosch Estrada

Fecha: febrero 2003

Director: Dr. José Bosch Estrada

## Resumen

En el presente proyecto se ha desarrollado un sistema adquisición de datos autónomo para mediciones de campo de bandas de sombra, que es un fenómeno que se produce durante los minutos previos o posteriores a un eclipse total de Sol. El sistema consta de dos partes diferenciadas: un sistema de captación de las bandas con elementos fotosensibles, que incorpora etapas de amplificación y filtrado de las señales; un sistema independiente del anterior para digitalizar las señales captadas a una cierta frecuencia y grabarlas en una memoria Flash EEPROM, para poder descargar posteriormente los datos en un ordenador.

"A strange fluctuation of light was seen... upon the walls and the ground, so striking that in some places children ran after it and tried to catch it with their hands"

(George B. Airy, 1842)

# Índice

1	Introducción.	. Objetivos	1
	1.1 Bar	ndas de sombra (shadow bands) durante los eclipses totales de sol	1
	1.2 Obj	jetivos y requisitos del sistema	3
2	Detección y f	filtrado de las bandas de sombra	7
	2.1 Car	racterísticas de las bandas y elección de los fotodiodos	7
	2.1.1	Características de los fotodiodos	10
	2.2 Am	plificación y filtrado de las señales	14
	2.2.1	Diseño del filtro	14
	2.2.2	Simulación con PSPICE del circuito de filtrado de la señal	16
	2.2.3	Circuito de control: comparador de ventana	20
	2.3 Pla	cas del sistema de captación de las bandas	22
3	Sistema de ac	dquisición de datos	
	3.1 Des	scripción de los bloques principales del circuito	
	3.1.1	Microcontrolador ADuC812	
	3.1.2	Entradas analógicas	
	3.1.3	Memoria	
	3.1.4	Display LCD	
	3.1.5	Circuito lógico	
	3.1.6	Comunicaciones serie	
	3.1.7	Circuito del reloj	
	3.1.8	Circuito de reset	40
	3.1.9	Leds	40
	3.1.10	Pulsadores	40
	3.1.11	Jumpers	40
	3.1.12	Alimentación	41

	3.2	Lista de componentes y <i>layout</i>	41
	3.3	Programación del microcontrolador	45
	3.3	Programación de cada elemento	45
		Memoria	45
		Conversión AD	47
		Frecuencia de muestreo	49
		Comunicación con el puerto serie	50
		Leds	51
	3.3	Diagrama de flujo del programa	
	3.4	Programa de descarga a través del puerto serie	60
4	Resultad	OS	
	4.1	Análisis de la luz de fondo y del contraste de las bandas	66
	4.2	Análisis en frecuencia de las bandas de sombra	68
	4.3	Análisis de la dirección y velocidad de las bandas de sombra	69
5	Presupue	esto	
-	5.1	Material	72
	5.2	Recursos humanos	74
6	Conclusi	ones y perspectivas	76
7	Bibliogra	afía	77
8	Agradec	imientos	78
9	Anexos.		
	9.1	Datasheets	79
	9.2	Listado del programa "Frangfrec.asm"	
	9.3	Listado del programa "port.frm"	
List	a de Figu	as	
List	a de Tabla	as	

# 1 Introducción. Objetivos

### 1.1 Bandas de sombra (shadow bands) durante los eclipses totales de sol

Las bandas de sombra son posiblemente el fenómeno más intrigante de todos cuantos acompañan a un eclipse total de sol [Min54][Zir95]. Descritas por vez primera tras los eclipses de 1706 y 1820, no fue hasta los años 80 que se dio una explicación completa del fenómeno [Cod86]. Las características de las bandas varían de un eclipse a otro. Si a esto se añade que son muy pocas las observaciones cuantitativas de calidad que se han efectuado hasta al momento, el resultado es que no sea fácil dar una descripción sencilla de las características observacionales del fenómeno (ver figura 1) [Hul71][Mar84][Mar84b][Jon94][Jon96][Jon99]. De un modo general, las bandas son una estructura de sombras que suele aparecer en los minutos anteriores y posteriores a la totalidad del eclipse, tangentes al creciente solar. Parecen desplazarse en sentido perpendicular a su longitud, a una velocidad de unos pocos metros por segundo. Su anchura es de unos 5 cm, y el espaciado entre bandas de una decena de centímetros. El contraste entre las zonas claras y las zonas oscuras no supera el 1%. Su espectro de potencia está en el rango de frecuencias del orden de 10 Hz. Además, estas características dependen de la longitud de onda: por ejemplo, el contraste de las bandas aumenta en las longitudes de onda cortas, a la vez que disminuye su anchura. Todos estos valores pueden variar incluso en un factor 2, dependiendo del eclipse.



Figura 1: Dibujo de las bandas de sombra sobre la fachada de una casa de Sicilia (Italia) durante el eclipse del 22 de diciembre de 1870 [Cod91].

El fenómeno de las bandas de sombra queda explicado por la teoría del centelleo aplicada a una fuente de luz tal como el creciente solar de los instantes próximos a la totalidad [Cod86] [Cod91]. Cuando los rayos de luz de una fuente puntual (como una estrella) atraviesan la atmósfera, se encuentran con zonas más densas y zonas menos densas (células turbulentas), que tienden a concentrar o dispersar la luz (figura 2). Esto provoca una variación en el tiempo del brillo aparente de la fuente de luz, fenómeno que se conoce con el nombre de centelleo. Si se trata de una fuente extensa (como el Sol o un planeta), ésta puede descomponerse en fuentes puntuales de luz. La luz proveniente de puntos suficientemente separados atraviesa células turbulentas diferentes, con lo que éstos centellean de manera independiente y, en conjunto, el efecto queda promediado y la fuente extensa parece no centellear. En el caso del creciente solar, su estrechez en los instantes próximos a la totalidad hace que, en su sentido transversal, los puntos de luz estén lo suficientemente próximos entre sí como para centellear simultáneamente debido a las turbulencias de la atmósfera, produciéndose las bandas de sombra. En su sentido longitudinal, se produce un promediado de los diferentes puntos (más espaciados entre sí) y por lo tanto no se observa estructura de bandas. El viento, al mover las células turbulentas, provoca el desplazamiento de las bandas sobre la superficie.



Figura 2: Esquema del mecanismo de formación de las bandas debido a la presencia de células turbulentas.

La teoría del centelleo aplicada a la formación de bandas de sombra es capaz de explicar la práctica totalidad de sus características. Sin embargo, la escasez de medidas de calidad sobre los parámetros fundamentales de las bandas (anchura, velocidad, dirección,...), así como de las condiciones de la atmósfera reinantes durante el eclipse (perfil de vientos, turbulencia, temperatura de las diferentes capas,...) ha impedido hasta el momento una confrontación directa

entre teoría y observación. Es por ello que cualquier tipo de registro de las mismas puede ser útil tanto para tener una comprensión más completa del fenómeno, como para entender otros fenómenos que dependen también del centelleo atmosférico.

Las bandas de sombra pueden verse a simple vista: el ojo humano es un detector de luz de gran calidad, capaz de distinguirlas a pesar de tener un contraste inferior al 1% y de ser muy poco luminosas (irradiancias del orden de 1 W/m<sup>2</sup>). Sin embargo, para medir sus características de forma objetiva, es necesario emplear otros medios de registro. Aunque difícil, es posible fotografiarlas, utilizando velocidades de obturación muy rápidas, objetivos muy luminosos y películas de una gran sensibilidad. Los registros en vídeo topan con las mismas dificultades, aunque los detectores CCD de las cámaras de vídeo actuales son capaces de trabajar en condiciones de luz extremas. Este sistema puede así constituir la solución en el futuro, aunque de momento no ha sido utilizado y resulta demasiado caro. Las medidas que hasta ahora han aportado más información sobre las características de las bandas de sombra han sido las fotoeléctricas. El experimento típico consiste en disponer un pequeño número de fotodetectores en forma de matriz con el fin de registrar la intensidad de las bandas en varios puntos simultáneamente. Una vez obtenidas las señales en cada uno de los fotodetectores se puede calcular la función de correlación entre ellas, obteniendo (al menos en teoría) la dirección y velocidad de desplazamiento de las bandas, así como su anchura y contraste [Jon94][Jon96] [Jon99].

La dependencia de las características de las bandas de sombra con la longitud de onda de la luz [Cod91] ha sido poco estudiada hasta el momento. Un diseño que no se ha considerado todavía podría ser el de separar la luz incidente mediante un sistema de cristales dicroicos en sus componentes de color rojo (R), verde (G) y azul (B), haciendo incidir cada una de ellas sobre elementos fotosensibles independientes. De esta manera se obtendría de manera simultánea registros de la intensidad de la luz para distintas regiones del espectro visible.

### 1.2 Objetivos y requisitos del sistema

El **objetivo** inicial de este proyecto es diseñar un dispositivo para registrar las bandas de sombra mediante elementos fotosensibles (fotodiodos). El sistema debe ser relativamente pequeño y poco pesado para ser transportado a la región en la que se produzca el eclipse total de Sol. La tabla 1 muestra una lista de los eclipses totales de sol de principios del nuevo milenio [Web1]. ¡Todos ellos, por cierto, en lugares bastante recónditos!

La idea es, pues, incorporar al sistema un conversor analógico-digital (ADC) y grabar las señales en una memoria ROM, que podrán ser descargadas y analizadas en un ordenador al finalizar el viaje para ver el eclipse. Teniendo en cuenta las características de las bandas de sombra que se han descrito más arriba, se realizó un cálculo previo de los requisitos mínimos del sistema para saber si el proyecto era viable.

Fecha Duración Totalidad (máx.)		Lugar
21/06/2001	4m 57s	Atlántico Sur, África Sur, Madagascar
04/12/2002	2m 04s	África Sur, India Sur, Australia Sur
23/11/2003	1m 57s	Antártida

Tabla 1: Eclipses totales de Sol de principios del nuevo milenio.

Para poder llevar a cabo el experimento se deben cumplir los siguientes requisitos:

- <u>Número mínimo de fotodiodos</u>: 6 (3 para determinar las características de las bandas dirección, velocidad, anchura-, y otros 3 para estudiar su dependencia con la longitud de onda).
- Frecuencia mínima de muestreo: 500 1000 Hz.
- <u>Tiempo mínimo de medida</u>: 2 minutos antes y después de la totalidad del eclipse.
- Número mínimo de bits (N) del conversor AD: el suficiente para muestrear la información de las bandas con suficientes niveles. La figura 3 muestra de forma esquemática la forma de la luz minutos antes de la totalidad. Las franjas correspondientes a las bandas de sombra se superponen con la luz de fondo, que disminuye a medida que se acerca el momento de la totalidad. Se ha calculado que en el tiempo en que quieren realizarse medidas la intensidad de la luz de fondo puede variar entre 10 W/m<sup>2</sup> y 1 W/m<sup>2</sup>. El contraste de las bandas de sombra es de entre un 0.1-1 % de la intensidad de fondo. Tomando el caso más desfavorable (0.1%), puede variar entre 0.01 W/m<sup>2</sup> y 0.001 W/m<sup>2</sup>.

Con estos datos, el factor entre la señal máxima y mínima es:

$$\frac{10}{0.001} = 10000$$

con lo que un muestreo a n bits daría un número de niveles para muestrear la señal más pequeña de las bandas del orden de:

$$\frac{2^{n}}{10000} \approx \begin{cases} <1 & n=8 \\ <1 & n=12 \\ 6 & n=16 \end{cases}$$

Es decir, se requeriría un conversor AD de 16 bits como mínimo. Esto es una solución costosa e ineficaz, ya que lo que interesa son las bandas y no la señal de fondo superpuesta. Por lo tanto, se propone eliminar dicha señal, o bien restándola analógicamente antes de entrar al conversor o bien filtrándola con un filtro pasa-altos. Esto último parece viable ya que la señal de fondo varía mucho más lentamente que las franjas de las bandas.



Figura 3: Esquema de la irradiancia de la luz momentos antes de un eclipse total de Sol.

Suponiendo que la señal que entra al conversor AD es únicamente la correspondiente a las bandas de sombra, la relación entra las intensidades máxima y mínima puede tomarse como:

$$\frac{0.01}{0.001} = 10$$

Así pues, para un conversor de n bits el número de niveles para muestrear la señal más pequeña de las bandas se convertirá en:

$$\frac{2^{n}}{10} \approx \begin{cases} 25 & n = 8 \\ 400 & n = 12 \\ 6500 & n = 16 \end{cases}$$

En este caso, un conversor de 8 bits podría ser suficiente.

 <u>Memoria mínima</u>: teniendo en cuenta las consideraciones anteriores y tomando N=8, la memoria debe tener como mínimo un tamaño de:

frecuencia · tiempo · n° canales · bytes/canal =  $1000 \text{ s}^{-1} \cdot 4 \cdot 60 \text{ s} \cdot 6 \cdot 1$  byte ≈ 1 Mbyte

Estudiando todos estos requisitos, se ha visto que:

- Existen fotodiodos con una sensibilidad en el rango de irradiancias y longitudes de onda requerido.
- De los microcontroladores disponibles en el mercado, el ADuC812 reúne unas caracaterísticas que lo hacen especialmente adecuado para llevar a cabo este proyecto: dispone de 8 entradas AD de 12 bits y puede direccionar hasta 16 Mbytes de memoria, además de incorporar un puerto serie para la descarga de los datos.

Se decide dividir el proyecto en 2 grandes bloques, de manera que puedan funcionar de manera independiente:

- Detección y filtrado de las bandas de sombra: se trataría de un circuito analógico, que constaría de varios fotodetectores y de un sistema de amplificación y filtrado de las señales (filtro pasa-altos).
- Adquisición y grabación de datos: se trataría de un circuito digital independiente del anterior, que admitiría la entrada de una serie de canales analógicos, y permitiría la conversión AD de dichas señales y su grabación en memoria. Los datos se podrían descargar posteriormente a un ordenador para su análsis. Este circuito de adquisición de datos debe ser versátil para poder usarlo en otro tipo de aplicaciones.

# 2 Detección y filtrado de las bandas de sombra

### 2.1 Características de las bandas y elección de los fotodiodos

Como se ha dicho anteriormente, debido a su dificultad de observación, el problema de las bandas de sombra ha sido poco estudiado. Además, las características de las bandas varían de un eclipse a otro. Sin embargo, es posible realizar una estimación de su comportamiento que nos permita diseñar el sistema experimental de captura.

En primer lugar, se debe definir el número de fotodiodos que se utilizarán para medirlas, así como su disposición. Dadas las características del microcontrolador ADuC812 que se va a utilizar en la digitalización de las señales, que permite la entrada de hasta 8 canales analógicos, entre 0 y 2.5 V, se decide aprovechar el número máximo de canales. El circuito constará, pues, de 8 fotodetectores dispuestos según el esquema de la figura 4.



Figura 4: Esquema de la disposición de los 8 fotodetectores.

La función de cada uno de los fotodetectores será:

• Fotodetector F: para captar la luz de fondo más las bandas, sin filtrado de señal. Sirve para ver la disminución de la luz solar al acercarse el momento de la totalidad del eclipse, y corregir los otros canales en el caso de que la señal no se haya filtrado bien.

El aspecto de la luz de fondo es el de la figura 3. Para obtener la dependencia de la irradiancia incidente sobre el detector en función del tiempo respecto al momento de la totalidad del eclipse solar de Sol, se ha utilizado un programa de Eduard Masana, del *Departament d'Astronomia i Meteorologia* de la Universidad de Barcelona, que permite calcular el espectro de la luz solar, teniendo en cuenta la superficie del Sol tapada por la Luna y las condiciones atmosféricas (humedad, etc.). La figura 5 muestra una captura de

pantalla de dicho programa. La gráfica inferior muestra la irradiancia del Sol una vez atravesada la atmósfera, 60 s antes de la totalidad del eclipse de Sol del 4 de diciembre de 2002, en Stuart Highway (Australia). El programa permite calcular asimismo la irradiancia total (área bajo la curva), en W/m<sup>2</sup>. Incorpora además la posibilidad de añadir diferentes filtros de colores y fotodetectores, cada uno con su correspondiente curva espectral y de sensibilidad, como se verá más adelante.



Figura 5: Captura de pantalla del programa "*Irradiància Solar*". La gráfica inferior muestra la irradiancia del Sol una vez atravesada la atmósfera, 60 s antes de la totalidad del eclipse de Sol del 4 de diciembre de 2002, en Stuart Highway (Australia).

Fotodetectores B1, B2, B3, B4: dispuestos en un cuadrado, con una separación entre centros de 5 cm, están pensados para medir las bandas de sombra. Se diseñará un filtro pasa-altos que elimine la luz de fondo y sólo deje pasar la señal de alta frecuencia, correspondiente a las bandas. La disposición de estos 4 fotodetectores debe permitir, a partir de la correlación cruzada de las 4 señales correspondientes, determinar la velocidad, la dirección y la anchura de las bandas de sombra.

En lo que hace referencia a la cantidad de luz incidente, es difícil de predecir, y sólo se supondrá que su contraste será del orden del 1% de la luz de fondo.

Fotodetectores R, G, B: situados a la salida de filtros dicroicos, deben medir simultáneamente la misma luz incidente, correspondiente a bandas de sombra, para distintas regiones del espectro visible. Cada uno de ellos irá seguido de una etapa de filtrado de señal, con diferentes ganancias según sea la intensidad de la luz incidente para cada región del espectro.



Figura 6: (a) Transmitancia de los filtros dicroicos azul y rojo. (b) Esquema de la disposición de los filtros para obtener tres distribuciones, roja (R), azul (B) y verde (G). (c) Distribución espectral de los tres canales R, B y G. (d) Distribución espectral teniendo en cuenta el espectro solar, 60 s antes de la totalidad.

En la figura 6a se muestran los espectros de transmisión  $T_B$  y  $T_R$  de los filtros dicroicos seleccionados (*Edmund Industrial Optics*, filtros B (azul) y R (rojo) a 45° por reflexión, respectivamente). Los espectros de reflexión del filtro B y R serían (1-T<sub>B</sub>) y (1-T<sub>R</sub>), respectivamente, lo que explica que se vean de sus respectivos colores por reflexión a 45° (por ejemplo, el filtro B sólo reflejaría las longitudes de onda más pequeñas del espectro visible, correspondiente a los tonos azulados). Combinando los dos filtros según la disposición de la

figura 6b, se pueden obtener las 3 distribuciones espectrales de la figura 6c, correspondientes a tonalidades R (roja), B (azul) y G (verde). Si además se tiene en cuenta que la luz incidente no es blanca sino que es la correspondiente al espectro solar después de atravesar la atmósfera (ver figura 5), a la salida de cada uno de los canales R, G, B se tienen distribuciones como las de la figura 6d (ejemplo correspondiente a 60 s antes de la totalidad). Además, se deberá considerar el efecto de la curva de sensibilidad espectral de los fotodectores (ver siguiente apartado).

#### 2.1.1 Características de los fotodiodos

Se ha intentado escoger un modelo de fotodiodo que sea capaz de medir los 8 canales, cada uno con características diferentes, como se acaba de ver. De esta manera los posibles efectos de ruido o de no linealidad de los fotodetectores serán comunes a todos los canales, de forma que al comparar (correlacionar) las diferentes señales entre sí se evitará introducir errores innecesarios.

Se han comtemplado varios modelos, y finalmente los fotodiodos escogidos han sido los del modelo S1223-01 de Hamamatsu, de silicio (rango espectral en el visible). La tabla 2 resume sus principales características:

Área activa	$3.6 \text{ x} 3.6 \text{ mm} = 13 \text{ mm}^2$	0.6	٦
Sensibilidad	ver figura 7		
Frecuencia de corte (f <sub>C</sub> )	$20~\mathrm{MHz}^{\dagger}$		
Intensidad de cortocircuito (I <sub>SC</sub> ) (100 lux)	13 μΑ	W 0.4	
Corriente en oscuridad (I <sub>D</sub> )	0.2 nA (típ.), 10 nA (máx.) <sup>†</sup>		
NEP (potencia equivalente de ruido)	1.3e-14 W/√Hz <sup>†</sup>	<b>3</b> 0.2	1
Voltaje en inversa (Vr) máximo	30 V	0.1	
Disipación de potencia	100 mW	0.0 + + + + + + + + + + + + + + + + + +	
Rango de temperaturas	-40 a 100 °C	300 500 700 900 1 Longitud de onda (nm)	100

( $^{\dagger}$ : voltaje en inverso Vr = 20 V)



Tabla 2: Características del fotodiodo Hamamatsu S1223-01.

Además, se ha estudiado la curva de linealidad y se ha comparado con la curva proporcionada por el fabricante. Para ello, se ha medido la intensidad de salida I<sub>o</sub> que circula por una resistencia de carga R, en función de la iluminación incidente y con el fotodiodo trabajando con polarización en inversa, tal como muestra esquemáticamente la figura 8. Se utiliza esta configuración porque se consigue una mejora en la linealidad de la respuesta del fotodiodo, tal como puede verse en las curvas de la figura 9 proporcionadas por Hamamatsu: cuanto más grande sea la polarización en inversa (Vr), mejor, siempre y cuando no sobrepase el valor máximo permitido (30 V).



Figura 8: Esquema del circuito de medida de linealidad de los fotodetectores.

Figura 9: Curvas de la corriente de salida en función de la iluminancia, para diferentes valores de Vr (proporcionadas por Hamamatsu).

La tabla 3 muestra los valores medidos, para 3 combinaciones diferentes de Vr y R, que se comparan en la figura 10 con los del fabricante. Los resultados coinciden en el rango de flujos medido. Considerando toda la recta de linealidad proporcionada por el fabricante, puede decirse como conclusión que estos fotodiodos tienen una respuesta lineal para flujos energéticos incidentes entre poco más de 1e-9 W y alrededor de 5e-4 W, para voltajes en inversa de 12 y 15 V.

Vr = 15 V, R = 100 ohm			Vr = 12 V, R = 100 ohm			Vr = 12 V, R = 1 K		
Irradiancia (W/cm <sup>2</sup> )	Flujo energético (W)	I <sub>o</sub> (µA)	Irradiancia (W/cm <sup>2</sup> )	Flujo energético (W)	Io (µA)	Irradiancia (W/cm <sup>2</sup> )	Flujo energético (W)	Io (µA)
6.23E-03	8.1E-04	294.0	6.23E-03	8.1E-04	293.0	6.23E-03	8.1E-04	297.0
2.00E-03	2.6E-04	190.0	2.03E-03	2.6E-04	187.0	2.03E-03	2.6E-04	188.0
1.25E-03	1.6E-04	120.0	1.27E-03	1.7E-04	116.0	1.27E-03	1.7E-04	116.0
7.49E-04	9.7E-05	71.0	7.61E-04	9.9E-05	70.5	7.61E-04	9.9E-05	71.2
3.56E-04	4.6E-05	34.0	3.62E-04	4.7E-05	33.4	3.62E-04	4.7E-05	34.0
2.95E-04	3.8E-05	29.0	3.01E-04	3.9E-05	28.8	3.01E-04	3.9E-05	29.5
1.42E-04	1.8E-05	14.0	1.44E-04	1.9E-05	13.7	1.44E-04	1.9E-05	14.0
3.41E-05	4.4E-06	3.0	3.47E-05	4.5E-06	3.0	3.47E-05	4.5E-06	3.4
7.09E-06	9.2E-07	0.3	7.22E-06	9.4E-07	0.3	7.22E-06	9.4E-07	0.7

Tabla 3: Caracterización del fotodiodo Hamamatsu S1223-01 (linealidad). Datos experimentales.



Figura 10: Curva de linealidad de los fotodiodos Hamamatsu S1223-01. Comparación entre los resultados de caracterización y la recta del fabricante.

Queda comprobar si con estas características se podrán medir las diferentes señales que se han explicado en el apartado anterior. Para ello, se calcula la corriente de salida del fotodetector para distintos instantes de tiempo antes de la totalidad, teniendo en cuenta la irradiancia incidente para cada longitud de onda (figura 5 para la luz de fondo y figura 6d para los canales R, G y B) y la curva de sensibilidad (figura 7) del propio fotodetector. Esto se realiza con el programa "Irradiància Solar", que al seleccionar el detector Hamamatsu S1223-01 y el filtro "Dic\_RB\_P2" (B, azul), muestra el resultado de la intensidad para cada longitud de onda en un cierto instante (ver figura 11). Repitiendo la operación para diferentes tiempos, se obtienen las gráficas de la figura 12. Se ve cómo la intensidad de salida varía entre unos 30 µA para el canal sin filtro 120 s antes de la totalidad y unos 0.1 µA para el canal azul unos 30 s antes de la totalidad. Todos estos valores están dentro de los límites de linealidad de los fotodiodos, y son varios órdenes de magnitud superiores a la corriente en oscuridad. Además, sobre estas señales se sumará la información de las bandas, con un contraste del orden del 1% de la luz incidente. En el peor de los casos, las variaciones más pequeñas que se querrán registrar serán del orden de 10<sup>-3</sup> µA, correspondientes a variaciones de flujo incidente del orden de 10<sup>-9</sup> W. Este valor es muy superior al ruido, del orden de 10<sup>-13</sup> W (para unos 100 Hz de ancho de banda).



Figura 11: Captura de pantalla del programa "*Irradiància Solar*". La gráfica inferior muestra el espectro de la intensidad de salida de un detector Hamamatsu S1223-01 cuando la luz del Sol atraviesa el filtro "Dic\_RB\_P" (B, azul), 60 s antes de la totalidad. En el panel izquierdo se muestra la irradiancia incidente, teniendo en cuenta el filtro (0.068 W/m<sup>2</sup>), así como el flujo energético total que llega al detector (0.884  $\mu$ W), y la correspondiente intensidad de salida (0.24  $\mu$ A).



Figura 12: Intensidad de salida en función del tiempo antes de la totalidad, para la luz de fondo y para los canales rojo, verde y azul. Para estos dos últimos, la intensidad está multiplicada por un factor  $10^{-1}$ .

Así pues, estos detectores parecen adecuados para captar las diferentes señales. Se utilizará una tensión en inversa de 12 V, que proporciona un rango de linealidad suficiente, tal y como se ha visto. Una tensión en inversa mayor mejoraría las características de linealidad y la respuesta en frecuencia de los fotodiodos, pero a costa de incrementar los niveles de ruido y la corriente en oscuridad, lo que sería perjudicial. De hecho, en el análisis anterior de las señales se han considerado los valores que aparecen en la tabla 2, que corresponden a Vr = 20 V (mayores que para el voltaje en inversa utilizado).

#### 2.2 Amplificación y filtrado de las señales

#### 2.2.1 Diseño del filtro

Una vez escogidos los fotodetectores que se utilizarán y, conocida su respuesta, la siguiente etapa consiste en diseñar un circuito analógico de amplificación y filtrado de la señal para que la señal que se quiere medir con cada uno de ellos sea un voltaje comprendido entre 0 y 2.5 V, que es el rango de entrada que se ha escogido en el sistema de conversión AD (ver capítulo 3). Por unicidad y simplicidad, se decide hacer una primera etapa de conversión intensidad-tensión igual para todos los fotodetectores, cuyo esquema se muestra en la figura 13. Los valores de la resistencia R serán diferentes para cada fotodetector. Se intentará que la intensidad total de la figura 12 correspondiente a cada canal no se sature durante todo el tiempo de medida (ver esquema en la figura 14). La tabla 4 resume los valores de R y muestra el valor de la intensidad para el cual el voltaje de salida de esta primera etapa de amplificación vale el máximo posible (2.5 V).



Figura 13: Esquema de la etapa de amplificación y conversión I-V.

Fotodetector	R	I @ 2.5 V	
F (fondo)			
B1 - B4 (bandas)	75 K	33 µA	
R (rojo)			
G (verde)	820 K	3 μΑ	
B (azul)	2200 K	1 µA	

Tabla 4: Valores de la resistencia de la etapa de conversión I-V para los diferentes fotodetectores. También se indica la intensidad de entrada que dará una salida de 2.5 V (máxima).



Figura 14: Esquema del filtro total y su efecto sobre la señal de entrada: la etapa I-V da una señal entre 0 y 2.5 V, y la etapa de filtrado filtra y amplifica las bandas de sombra.

Después de esta primera etapa, para los fotodetectores B1-B4 y R, G, B, se añadirá una etapa de filtrado y amplificación de la señal, con el objetivo de eliminar la luz de fondo y dejar únicamente las bandas de sombra. A partir de la señal de la figura 3 se ha hecho un estudio previo con el programa Matlab para encontrar el orden mínimo del filtro pasa-altos, y se ha encontrado que debe ser 3 y la frecuencia de corte del orden de 1 Hz. Además, se introducirá una ganancia alrededor de 50, considerando que el contraste de las bandas representa como máximo un 1% de la luz de fondo (ver figura 14).



Figura 15: Esquema del circuito correspondiente al filtro pasa-altos.

Con estas premisas, se ha diseñado el filtro que aparece en la figura 15. Se trata de un filtro pasa-altos de orden 3, que tiene dos etapas: una primera etapa (I) de orden 1, con un cero en el origen y un polo simple en  $s_0$ , de ganancia 52, y una segunda etapa (II) de orden 2, con un cero doble en el origen y un polo doble en  $s_0$ . La tabla 5 resume la ganancia y función de transferencia de cada etapa y del filtro total.

	Etapa I	Etapa II	Filtro total
Orden	1	2	3
Ganancia	$G_1 = 1 + \frac{510K}{10K} = 52$	$G_2 = 1$	$\mathbf{G} = \mathbf{G}_1 \cdot \mathbf{G}_2 = 52$
Función de transferencia	$F_1(s) = \frac{52s}{s - s_0}$	$F_2(s) = \frac{s^2}{(s - s_0)^2}$	$F(s) = F_1(s) \cdot F_2(s) = \frac{52s^3}{(s - s_0)^3}$

Tabla 5: Características (orden del filtro, ganancia y función de transferencia) de cada una de las etapas y del filtro pasa-altos total ( $s_0 = -3.03 \text{ rad/s} = 0.48 \text{ Hz}$ ).

#### 2.2.2 Simulación con PSPICE del circuito de filtrado de la señal

Una vez diseñado el filtro, se realiza un análisis del mismo con el programa de simulación PSPICE utilizando amplificadores operacionales no ideales. Como en la primera etapa de conversión corriente-tensión la intensidad que circula es muy pequeña (la de salida del fotodetector, que puede llegar a ser de tan sólo 0.1  $\mu$ A para el canal azul -ver figura 12-), se ha escogido un amplificador operacional JFET, cuya impedancia de entrada (R<sub>i</sub>) es muy elevada y cuyas corrientes de *offset* (I<sub>B</sub>) y de polarización (I<sub>o</sub>) de entrada son muy pequeñas. La tabla 6 resume las características para el TL081.

Corriente de <i>offset</i> de entrada(I <sub>B</sub> )	5 pA (típ.), 200 pA (máx.)
Corriente de polarización de entrada (I <sub>o</sub> )	30 pA (típ.), 400 pA (máx.)
Impedancia de entrada (R <sub>i</sub> )	$10^{12} \Omega$

Tabla 6: Características del amplificador operacional TL081.

La figura 16 muestra el circuito utilizado para la simulación, que corresponde a los fotodetectores B1-B4. Además de los elementos que se han explicado hasta ahora, se ha añadido un potencial "BIAS" a la entrada positiva del último amplificador operacional, de manera que el voltaje de salida filtrado no esté centrado en 0 (con valores positivos y negativos) sino en 2.5/2 V = 1.125 V. Para ello, se le suma un voltaje, que en el ejemplo será igual a:

$$V_{BIAS} = \frac{910}{910 + 8.2K} V_{CC} \square 0.1 \cdot 12 \text{ V} = 1.2 \text{ V}$$



Figura 16. Esquema del circuito de filtrado utilizado para su simulación en PSPICE.

En el circuito real, se incluirá un potenciómetro y se centrará la señal de salida manualmente para cada uno de los canales. Por otra parte, los operacionales están alimentados entre -12 y +12 V. La alimentación negativa es necesaria ya que a la salida del segundo operacional, después de filtrar la señal, aparecen tensiones negativas, que de otra manera quedarían recortadas. Aunque las tensiones de salida no superarán nunca los 2.5 V, se aprovechará la misma alimentación de los fotodiodos (de -12 V) para los operacionales. Se utilizarán dos baterías ácidas de plomo de 12 V conectadas en serie.

La figura 17 muestra el resultado del análisis en frecuencia del circuito total, o de las etapas I y II indicadas en la figura 15b por separado. Puede verse cómo la etapa I tiene una ganancia

$$G_1 = 10^{34.32 \, dB/20} = 52$$

así como el circuito total, mientras que la etapa II tiene una ganancia unidad. En cuanto al orden del filtro, la etapa I tiene una pendiente de -20dB/década (orden 1) y la etapa II de -40dB/década (orden 2), de manera que el filtro total tiene -60dB/década (orden 3). La frecuencia de corte del filtro total es de alrededor de 0.890 Hz.



Figura 17: Análisis de la respuesta en frecuencia del circuito de filtrado de la señal, del circuito total (verde), o de la etapa 1 (rojo) y 2 (azul) por separado.

Para el análisis de la respuesta transitoria, se generan unos estímulos que simulan la intensidad de salida del fotodetector que corresponda, de acuerdo con la figura 12. Para la luz de fondo, se genera una señal exponencial que cae en 100 s entre unos 30  $\mu$ A y unos 5  $\mu$ A. A esta señal se añade una señal sinusoidal de una frecuencia de 5 Hz, de amplitud 0.3  $\mu$ A constante (en la práctica, la amplitud decrecerá a medida que lo haga la luz de fondo, pero se toma constante para ver con claridad si se filtra bien la señal de fondo que decae y evitar mezclar los dos efectos). La figura 18a muestra el aspecto de dicha intensidad de entrada, mientras que la figura 18b es una ampliación de la misma en un intervalo de tiempo de 4 segundos. La figura 18c representa el voltaje de salida después de la etapa intensidad-tensión (que correspondería al canal del fotodetector F, sin filtrar) y el voltaje de salida después del filtro pasa-altos. Puede verse cómo en ambos casos la tensión de salida está comprendida dentro del rango 0-2.5 V deseado, y cómo después del filtro sólo queda la señal sinusoidal que simula el comportamiento de las bandas de sombra. Esto es más claro en la ampliación de la figura 18d.

Los análisis se han repetido con los diferentes valores de resistencias correspondientes a los diferentes fotodetectores. Incluso en el caso más crítico, para el fotodetector azul, se obtienen resultados satisfactorios.



Figura 18: Simulación PSPICE del circuito de filtrado. (a) Intensidad estímulo de entrada (fondo+bandas) y (b) ampliación. (c) Voltajes de salida sin filtrar y filtrado y (d) ampliación.

También se han realizado unas pruebas experimentales de la respuesta del filtro. Se utiliza un láser modulado, y se mide el voltaje de entrada y de salida del filtro. Los resultados se muestran en la figura 19 y en la tabla 7. Puede verse cómo el filtro deja pasar correctamente frecuencias a partir de unos 2 Hz, mientras que empieza a cortar a partir de 1 Hz.

Frecuencia (Hz)	Vo/Vi				
1	47.0	60			
2	54.0	÷	• •	• •	•
3	55.0	• • •			
4	55.4	<b>i</b> 50			
5	56.0	°∧ °			
10	56.5	Ŧ			
20	56.6	Ţ			
50	57.0	40			
100	57.0	1	10 log Fr	100 ecuencia (Hz)	1000
500	57.0		8	()	

Tabla 7: Respuesta del filtro, prueba experimental.





#### 2.2.3 Circuito de control: comparador de ventana

Figura 20: Esquema del circuito diseñado para simular el comportamiento del comparador de ventana.

A la salida de cada uno de los circuitos analógicos de amplificación y filtrado de la señal se añade un pequeño circuito de control, mediante el cual se pretende obtener información de cuándo la tensión de salida que entrará al conversor analógico-digital estará comprendida dentro de los límites del mismo (0-2.5 V), lo que asegurará un buen funcionamiento y aprovechamiento del sistema diseñado. Este circuito será un comparador de ventana (ver figura 20) [Mal94], que dará a la salida del amplificador operacional un voltaje positivo cuando la señal de entrada se encuentre entre dos voltajes

$$V_{BIAS-} = 0 V$$
$$V_{BIAS+} = 2.5 V$$

y negativo cuando la señal de entrada esté fuera de la ventana definida por V<sub>BIAS-</sub> y V<sub>BIAS+</sub>. De esta manera, el led a la salida se encenderá siempre que la tensión tome valores dentro de los límites del conversor AD, y se apagará en caso contrario, lo que proporcionará información de cuándo el sistema funciona correctamente. En el caso de que hubiera demasiada luz, por ejemplo, se podría añadir un filtro de densidad neutra sobre el fotodetector, hasta conseguir que el rango de salida fuera el adecuado y la señal digitalizada no quedara cortada. La figura 21a muestra el circuito que se ha utilizado para simular la señal de salida del comparador de ventana, mientras que la figura 21b muestra el resultado de la simulación. Se ve cómo la tensión a la

salida del amplificador sólo es positiva y permite que el led se encienda cuando la señal de entrada (rampa de tensión aplicada), está entre 0 y 2.5 V.

En la placa definitiva, entre la señal de salida del filtro pasa-altos y el comparador de ventana habrá un jumper, de manera que el circuito de control pueda activarse o no voluntariamente (ver figura 22).



Figura 21: (a) Esquema del circuito diseñado para simular el comportamiento del comparador de ventana. (b) Resultado de la simulación: tensión a la salida en función de la tensión de entrada.



### 2.3 Placas del sistema de captación de las bandas

Figura 22: Esquemático correspondiente al fotodetector F ("fot0") y B1 ("fot1").

La figura 22 es el esquemático correspondiente al fotodetector F (canal 0, en la parte superior izquierda) y al fotodetector B1 (canal 1). Para todos los demás fotodetectores se tendría el mismo circuito que para el B1 (excepto el valor de la resistencia de la etapa I-V).



Figura 23: Foto de las diferentes placas con los fotodiodos y el sistema dicroico.

Para diseñar las placas, se ha tenido en cuenta la disposición de los fotodetectores de la figura 4. La figura 23 muestra una foto del conjunto de placas conectadas entre sí con los fotodiodos y el sistema dicroico. Se han utilizado tres placas:

- Placa 1: placa horizontal superior, incorpora el fotodetector F (fondo), además de los fotodetectores B1-B4, dispuestos en cuadrado, y sus correspondientes circuitos de filtrado pasa-altos. A la izquierda se aprecia la salida hacia la fuente de alimentación (dos baterías en serie, que dan los ±12 V necesarios) y a la derecha el cable desde el que se enviarán las señales a la placa de digitalización y grabación de los datos (cable que estará apantallado).
- Placa 2: placa horizontal inferior, incorpora el fotodetector G (verde), y el circuito de filtrado correspondiente.
- Placa 3: placa vertical, incorpora los fotodetectores R (rojo) y B (azul) y los circuitos de filtrado correspondientes.

Nº	Nombre compon.	Referencia	Encapsulado	Valor	Descripción
8	1N4001	D2-D4, D6, D10, D12, D14, D16	DO-41		Diodo
12	CAP100RP	C4-C15	CAP100RP	33uF	Condensador elect.
1	CONEC_ALIM	P2	CONEC_ALIM		
1	IDC2X10M	P1	IDC20M		Conector IDC
4	JUMPER	JP2-JP5	JUMPER		Jumper
5	LED	D1, D5, D7, D13, D17	LED100		Fotodiodo
4	LED	D8, D9, D11, D15	LED100		Led
5	TL084	U1-U5	DIP14		Ampl. Operacional
1	POTEN	R3	РОТ	1k	Potenciómetro
4	POTEN	R5-R8	РОТ	2k	Potenciómetro
1	POTEN	R4	РОТ		Potenciómetro
1	RES	R83	<b>RES300</b>	5k6	Resistencia
4	RES	R18, R27, R36, R45	<b>RES300</b>	8k2	Resistencia
20	RES	R11, R12, R15-R17, R19, R21-R23, R25, R29-R32, R34, R38-R41, R43	RES300	10k	Resistencia
1	RES	R81	<b>RES300</b>	16k	Resistencia
4	RES	R20, R24, R33, R42	<b>RES300</b>	20k	Resistencia
5	RES	R1, R13, R26, R35, R44	<b>RES300</b>	75k	Resistencia I-V
4	RES	R14, R28, R37, R46	RES300	510k	Resistencia Filtro

En las tablas 8, 9 y 10 aparece la lista de componentes para cada una de las placas.

Tabla 8: Componentes de la placa de filtrado 1.

Nº	Nombre compon.	Referencia	Encapsulado	Valor	Descripción
2	1N4001	D2, D3	DO-41		Diodo
3	CAP100RP	C4-C6	CAP100RP	33uF	Condensador elect.
1	JUMPER	JP2	JUMPER		Jumper
1	LED	D5	LED100		Fotodiodo
1	LED	D8	LED100		Led
1	TL084	U2	DIP14		Ampl. Operacional
1	POTEN	R5	POT	2k	Potenciómetro
1	RES	R18	<b>RES300</b>	8k2	Resistencia
5	RES	R11, R12, R15-R17	<b>RES300</b>	10k	Resistencia
1	RES	R20	<b>RES300</b>	20k	Resistencia
1	RES	R13	<b>RES300</b>	820k	Resistencia I-V G
1	RES	R14	<b>RES300</b>	510k	Resistencia Filtro

Tabla 9: Componentes de la placa de filtrado 2.

Nº	Nombre compon.	. Referencia Encapsulado		Valor	Descripción
4	1N4001	D2-D4, D7	DO-41		Diodo
6	CAP100RP	C4-C9	C4-C9 CAP100RP 33uF		Condensador elect.
2	JUMPER	JP2, JP3	JUMPER		Jumper
2	LED	D5, D6	LED100		Fotodiodo
2	LED	D8, D9	LED100		Led
2	TL084	U2, U3	DIP14		Ampl. Operacional
2	POTEN	R5, R6	POT	2k	Potenciómetro
2	RES	R18, R25	<b>RES300</b>	8k2	Resistencia
10	RES	R11, R12, R15-R17, R19, R21-R23, R27	RES300	10k	Resistencia
2	RES	R20, R26	<b>RES300</b>	20k	Resistencia
1	RES	R13	<b>RES300</b>	75k	Resistencia I-V R
1	RES	R28	<b>RES300</b>	2200k	Resistencia I-V B
2	RES	R14, R24	<b>RES300</b>	510k	Resistencia

Tabla 10: Componentes de la placa de filtrado 3.

Por otra parte, las figuras 24-29 muestran el *layout* de las diferentes placas.



Figura 24: *Layout* de la placa de filtrado 1: *top view*.



Figura 25: *Layout* de la placa de filtrado 1: *bottom view*.



Figura 26: *Layout* de la placa de filtrado 2: *top view*.



Figura 27: *Layout* de la placa de filtrado 2: *bottom view*.



Figura 28: *Layout* de la placa de filtrado 3: *top view*.



Figura 29: *Layout* de la placa de filtrado 3: *bottom view*.

# 3 Sistema de adquisición de datos

En este capítulo se explicará el diseño de la placa de adquisición y grabación de datos y la programación del microcontrolador que ésta incorpora. Aunque en este proyecto la placa se utilizará en conjunción con la de captación y filtrado de las bandas, pretende ser un sistema de adquisición general, que pueda ser útil para otras aplicaciones en las que se tenga una serie de salidas analógicas.

En primer lugar, se recordará brevemente cuáles son los requisitos mínimos que el sistema debe cumplir, y después se estudiará en detalle cada uno de los bloques que forman parte del mismo. Como se ha dicho anteriormente, el sistema incorporará un microcontrolador ADuC812, cuyos pines y utilización se detallarán más adelante. Además, el sistema debe disponer de una serie de bloques mínimos indispensables, que se listan a continuación:

- 8 entradas analógicas.
- puerto serie para descargar los datos.
- memoria para almacenar los datos. En la introducción se realizó un cálculo de la memoria mínima necesaria (página 6), y se obtuvo que era del orden de 1 Mbyte. Retomemos ahora los cálculos teniendo en cuenta las especificaciones del microcontrolador empleado.

El microcontrolador dispone de 8 canales analógicos de entrada y realiza las conversiones AD a 12 bits. Sin embargo, en el modo de funcionamiento normal trabaja con resultados de 2 bytes, que incluyen el valor digitalizado y el nº de canal, tal como se indica en la figura 43 más adelante (página 49). Si llamamos  $f_s$  a la frecuencia de muestreo (del orden de 500 Hz o 1 kHz), N al número de canales (N=8) y nb al número de bits por canal (para el modo normal de conversión AD, nb=16), se tiene que para una memoria de 1 Mbyte (2<sup>23</sup> bits), la duración total máxima de la medida,  $\Delta t$ , viene dada por:

$$\Delta t = \frac{2^{23}}{nb \cdot N} \cdot \frac{1}{f_s} = \frac{2^{16}}{f_s} \qquad \Longrightarrow \qquad \begin{cases} \Delta t = 65 \text{ s} & (f_s = 1 \text{ kHz}) \\ \Delta t = 131 \text{ s} & (f_s = 500 \text{ Hz}) \end{cases}$$

Es decir, que incluso haciendo un muestreo a 500 Hz, el tiempo de medida es bastante corto (normalmente el fenómeno de las bandas de sombra se da del orden de unos 4 minutos antes y después de la totalidad). Por ello, se decide añadir una segunda memoria de 1 Mbyte, con lo cual:
$$\Delta t = \frac{2 \cdot 2^{23}}{nb \cdot N} \cdot \frac{1}{f_s} = \frac{2^{17}}{f_s} \implies \begin{cases} \Delta t = 131 \, s \, (2 \, m \, 11 \, s) & (f_s = 1 \, kHz) \\ \Delta t = 262 \, s \, (4 \, m \, 22 \, s) & (f_s = 500 \, Hz) \end{cases}$$

Así pues, se diseñará un sistema que incorpore los bloques anteriores, y además se intentará aprovechar al máximo las capacidades del microcontrolador para añadir otros elementos de control o que permitan dar información sobre el estado del sistema (como pulsadores, leds y display).

# 3.1 Descripción de los bloques principales del circuito

La figura 30 corresponde al esquemático de la placa, en el que cabe distinguir una serie de bloques, cada uno de los cuales se detallarán a continuación.

- Microcontrolador ADuC812.
- 8 canales de entrada ADC *buffered*.
- 2 memorias externas de 1 Mb cada una.
- *Latches* para direcciones.
- Display LCD.
- Circuito lógico.
- Salida a puerto serie RS232.
- Cristal de 11.059 MHz.
- Botón de reset.
- Alimentación externa de 5 V.
- 3 indicadores led: indicador de alimentación y 2 libres.
- 4 pulsadores.





# 3.1.1 Microcontrolador ADuC812

El ADuC812 es un sistema de adquisición de datos de 12 bits (con 8 entradas), que incorpora un microcontrolador programable estándar 8052 (con 32 líneas de entrada/salida), además de otros elementos como un puerto serie UART, dos salidas DAC a 12 bits, etc. La figura 31 es un diagrama de bloques funcional del ADuC812.



Figura 31: Diagrama de bloques funcional del ADuC812.

En la tabla 11 se resume la lista de pines del ADuC812 utilizados, así como su función y conexión en el circuito.

Nº	Nombre	$\textbf{Tipo}^{\dagger}$	Función	Conexión
5	$AV_{DD}$	Р	Voltaje analógico positivo	$V_{CC} = +5 V$
6	AGND	G	Masa analógica	Masa
34	$\mathrm{DV}_{\mathrm{DD}}$	Р	Voltaje digital positivo	V <sub>CC</sub>
35	DGND	G	Masa digital	Masa
15	RESET	Ι	Entrada digital, para resetear el dispositivo (a nivel alto)	RESET#
32	XTAL1	Ι	Entrada al oscilador y a los circuitos generadores de reloj internos	Cristal de 11.059 MHz
33	XTAL2	0	Salida del oscilador	Cristal de 11.059 MHz
40	EA#	Ι	<i>External Access Enable</i> . Entrada Lógica. A nivel alto, el dispositivo lee el código de la memoria interna de	Conectada a $V_{CC}$ a través del jumper JP1 y a masa a través del JP2. Se fija a $V_{CC}$

			programa. A nivel bajo, las instruccio- nes se cogen de la memoria externa	
41	PSEN#	0	<i>Program Store Enable</i> , Salida Lógica. Este pin se mantiene a nivel alto durante la ejecución interna del programa. Si se pone a nivel bajo a través de una resis- tencia, al encender o resetear el disposi- tivo se activa el modo de descarga serie (se carga el programa en la memoria)	Posibilidad de conectarlo a masa con el jumper JP3
1-4 11-14	ADC0- ADC7	Ι	Entradas analógicas al conversor ADC	Salidas de los 8 fotodiodos, aislados ( <i>buffered</i> ) por amplifica- dores operacionales U5 y U6
9	DAC0	0	Salida del DAC0	Se utiliza para encender/apagar LED D3
10	DAC1	0	Salida del DAC1	Se utiliza para encender/apagar LED D2
16	RxD	Ι	Entrada de datos al puerto serie UART	RD, conectado a través de un conversor TTL-RS232 (MAX232, U4) a un conector de 9 pines (J1)
17	TxD	0	Salida de datos del puerto serie UART	TD, conectado a través de un conversor TTL-RS232 (MAX232, U4) a un conector de 9 pines (J1)
18	INT0#	Ι	Interrupción 0	A V <sub>CC</sub> o GND a través de pulsador PULSA3 (Start/Pausa)
19	INT1#	Ι	Interrupción 1	A V <sub>CC</sub> o GND a través de pulsador PULSA4 (Serie)
22	P3.4	Ι	Línea de entrada	A V <sub>CC</sub> o GND a través de pulsador PULSA5 (Frecuencia)
23	P3.5	Ι	Línea de entrada	A V <sub>CC</sub> o GND a través de pulsador PULSA2 (BorraM)
24	WR#	0	Señal de Control de Escritura, para memoria externa	WR#
25	RD#	0	Señal de Control de Lectura, para memoria externa	RD#
43-46	AD0-	I/O	Bits bajos de direcciones de memoria y	Entradas al <i>latch</i> U2 /
49-32	AD7		datos	DATA0-DATA7
28-31 36-39	A08-A15 A16-A23	I/O	Bits altos de direcciones de memoria	A <i>latch</i> U1, memoria IC2 o circuito lógico
42	ALE	0	Address Latch Enable, Salida Lógica	LOAD de los <i>latchs</i> U1 y U2
7	C <sub>REF</sub>	Ι	Pin de desacoplo para voltaje de referencia del chip	A GND a través de un condensador
8	$V_{\text{REF}}$	I/O	Voltaje de referencia para ADC/DAC. La referencia interna nominal es 2.5 V	No utilizado (se usa el voltaje de referencia interno)

<sup>†</sup>: P: alimentación; G: masa; I: entrada; O: salida

Tabla 11: Descripción de la función y conexión al circuito de los pines del microcontrolador ADuC812 utilizados.

#### 3.1.2 Entradas analógicas

Un bloque básico del circuito de adquisición es aquel que incluye las 8 señales analógicas de entrada (entre 0 y 2.5 V), que serán digitalizadas y grabadas en memoria. Dichas señales entran a través del conector IDC P1, así como la masa. Las entradas analógicas al conversor AD del microcontrolador (ADC0-ADC7) están aisladas (*buffered*) por los amplificadores operacionales cuádruples U5 y U6 (LM324M). La configuración del *buffer* es un pasabajos de primer orden (figura 32), con

$$\begin{cases} \mathbf{R} = 51 \,\Omega \\ \mathbf{C} = 10 \,\mathrm{nF} \end{cases} \implies \mathbf{f}_0 = \frac{1}{2\pi\mathrm{RC}} = 0.3 \,\mathrm{MHz}$$



Figura 32: Esquema del *buffer* de entrada de las señales analógicas.

Así pues, este bloque incluye 8 resistencias de 51 ohmios (R5, R8-14) y 8 condensadores de 10 nF (C9-10, C15-19, C23).

### 3.1.3 Memoria

La placa incorpora 2 memorias Flash CMOS de 1 Mbyte cada una (AM29F800BB-90SC, IC2 e IC3), alimentadas a 5 V. Este tipo de memoria admite dos configuraciones: la de *word* (512K x 16-bit) o la de byte (1M x 8-bit). Se ha escogido esta última, y para ello el pin BYTE# se ha conectado directamente a masa. Cada una de las memorias dispone de esta manera de 20 líneas de direcciones (A-1, A0-A18), para acceder a las 2<sup>20</sup> posiciones de los bytes, y se utilizarán 21 líneas de direcciones de memoria del microcontrolador para acceder a ambas.

La figura 33 muestra los ciclos de lectura y escritura a memoria externa del microcontrolador ADuC812, de los que se deduce que es necesario añadir 2 *latches* (74HC573, U1 y U2) que guarden las direcciones A0-A7 (AD0-AD7) del puerto 0 del microcontrolador (*latch* U2) y las A16-A23 del puerto 2 (*latch* U1). U1 y U2 tienen el pin OC# conectado a GND,

de manera que el contenido de los 8 *latches* que contiene cada uno esté disponible a la salida. El esquema del circuito de demultiplexado se muestra en la figura 34.



Figura 33: Ciclos de lectura (a) y escritura (b) a una memoria externa del microcontrolador.



Figura 34: Esquema del circuito de demultiplexado de datos y direcciones.

Tal como está diseñado el sistema, las líneas A0-A19 del microcontrolador (20 líneas) se corresponden con las entradas A-1, A0-A18 de cada una de las memorias, mientras que el bit A20 se utiliza para seleccionar a cuál de las dos se accede (A20=0 memoria 1, A20=1 memoria 2). Las líneas A21 y A22 del microcontrolador no se utilizan, mientras que el bit A23 se usa para seleccionar el acceso a la memoria o al display (A23=0 memoria, A23=1 display). En el apartado "3.1.5 Circuito lógico" se detalla el circuito lógico de control que se ha diseñado para seleccionar una de las dos memorias o el display.

Nombre	Función	Conexión al circuito
DQ15 (A-1)	Bit menos significativo de dirección de memoria (LSB)	"A0"
A0-A18	Bits de direcciones de memoria (20 en total)	"A1-A19"
DQ0-DQ7	8 bits de datos (1 byte)	DATA0-DATA7
DQ8-DQ14	En estado tri-state para el modo byte	
CE#	Chip enable	CEi#
WE#	Write enable	WRi#
OE#	Output enable	RD#
BYTE#	Configuración de byte (0) o word (1)	GND
RESET#	Reset a nivel bajo	RESET# = inverso del RESET del microcontrolador
RY/BY#	Ready/Busy (método <i>hardware</i> para detectar fina- lización de una operación de borrado o escritura)	No se utiliza (en todo caso se hará por <i>software</i> )

La tabla 12 resume los pines de cada una de las memorias y su conexión al circuito.

Tabla 12: Descripción de las funciones de los pines de la memoria i (i=1,2).

## 3.1.4 Display LCD

Se utilizará un display modular de cristal líquido estándar del tipo LM016 de Hitachi, con el fin de mostrar información del sistema o del estado de ejecución del programa en el microcontrolador. Por ejemplo, podrían aparecer unos menús desde los que acceder a las diferentes opciones del programa (con el uso de los pulsadores que se han incluido en la placa, ver más adelante). O también podría ir mostrando los valores digitalizados que se van grabando en memoria, de manera que se tuviera conocimiento del funcionamiento del circuito analógico. La figura 35 muestra la disposición de los pines en el conector del display y la tabla 13 describe la función de cada uno de ellos.

	Nº	Nombre	Función	Conexión al circuito
T● (GND	1	GND		GND
	2	Vcc		V <sub>CC</sub>
	3	$\mathbf{V}_0$	Fija el contraste	GND
			(máximo si está conectado a masa)	
	4	RS	Indica si lo que se envía es instrucción o dato	A0
	5	R/W#	Write cuando nivel bajo	GND (Write)
	6	Е	Chip enable (activado a nivel alto)	ENABLE (=1 si A23=1 y WR# o RD# activado (=0))
				(Ver tabla de verdad 14)
	7-14	D0-D7	Bits de datos	DATA0-DATA7

Figura 35: Pi- Tabla 13: Descripción de los pines del display LCD. nes del LCD.

## 3.1.5 Circuito lógico

Se ha diseñado un circuito lógico mediante el cual se active el acceso del microcontrolador a una de las dos memorias o al display. Con el bit A20 se selecciona la memoria 1 (A20=0) o la memoria 2 (A20=1). Con el bit A23 se selecciona la memoria (A23=0) o el display (A23=1).

Para activar los chips, los bits de control deben tener los valores siguientes:

Memoria 1 activa (CE1#=0) : A23=0 A20=0 WR# o RD#=0 (escritura o lectura) Memoria 2 activa (CE2#=0) : A23=0 A20=1 WR# o RD#=0 (escritura o lectura) Display activo (ENABLE=1) : A23=1 WR# o RD#=0

La tabla 14 corresponde a la tabla de verdad completa del circuito lógico esquematizado en la figura 36, con el cual se pueden conseguir los resultados requeridos. En la placa, se han utilizado los integrados U3 (74HC00, 4 puertas NAND de 2 entradas) y U7 (74HC08, 4 puertas AND de 2 entradas) y una entrada y salida del U9 (74HC14, inversor trigger Schmitt séxtuple), para invertir la línea A23.

WR#	RD#	A20	A23	CE1#	<b>CE2</b> #	ENABLE
0	0	0	0	0	1	0
0	1	0	0	0	1	0
1	0	0	0	0	1	0
1	1	0	0	1	1	0
0	0	1	0	1	0	0
0	1	1	0	1	0	0
1	0	1	0	1	0	0
1	1	1	0	1	1	0
0	0	Х	1	1	1	1
0	1	Х	1	1	1	1
1	0	Х	1	1	1	1
1	1	Х	1	1	1	0
	WR# 0 0 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 0 0 1	WR#         RD#           0         0           0         1           1         0           1         1           0         0           1         1           0         1           1         0           1         1           0         1           1         0           1         0           1         0           1         0           0         1           1         0           1         0           1         1	WR#         RD#         A20           0         0         0           0         1         0           1         0         0           1         0         0           1         0         0           1         0         1           0         1         1           0         1         1           1         0         1           1         1         1           0         0         x           0         1         x           1         0         x           1         0         x           1         1         x           1         1         x	WR#RD#A20A230000010010001100001001101010111000x101x110x111x1	WR#RD#A20A23CE1#0000000100001000111001011010110110101111110111101 $x$ 1110 $x$ 1111 $x$ 1111 $x$ 11	WR#RD#A20A23CE1#CE2#00000101000110001111001100101011010101101011101101111101X11111X111

Tabla 14: Tabla de verdad del circuito lógico. La memoria i se activa para CEi#=0, y el display para ENABLE=1 (en negrita).



Figura 36: Esquema del circuito lógico.

### 3.1.6 Comunicaciones serie

El ADuC812 incorpora un puerto serie UART, a través del cual es posible tanto descargar el programa que controlará el microcontrolador desde un ordenador (conectando el pin PSEN# a masa con el jumper JP3), como descargar posteriormente los datos grabados en la memoria a un ordenador para su análisis. Para que ello sea posible, la placa incorpora un conversor de niveles TTL a RS232 (MAX232, U4) y un conector serie de 9 pines (DB9F, J1).

## 3.1.7 Circuito del reloj

La señal de reloj del microcontrolador viene controlada por un cristal de 11.059 MHz (X1) con las capacidades de carga de 33 pF C20 y C21.

## 3.1.8 Circuito de reset

Existe un botón de RESET (PULSA1) conectado con un *buffer* Schmitt (U9) al pin de reset del microcontrolador. Además, con una de las entradas/salidas de dicho integrado (U9, 74HC14, inversor trigger Schmitt séxtuple), se invierte el RESET para utilizarlo en las memorias (RESET#). La figura 37 corresponde al esquemático de dicho circuito.



Figura 37: Esquemático del circuito de reset.

# 3.1.9 Leds

Además del led verde de alimentación (D1), que se encenderá cuando ésta esté conectada, se aprovechan 2 líneas de salida libres del microcontrolador para encender/apagar 2 leds (D2 y D3), de manera que aporten información del estado de ejecución del programa (ver "3.3 Programación del microcontrolador").

## 3.1.10 Pulsadores

Además del pulsador de RESET (PULSA1), se añaden otros pulsadores que, conectados a V<sub>CC</sub> con una resistencia de 22K, por un lado, y a masa, por el otro, permiten conmutar las líneas P3.2-P3.5 entre 0 y 1 (ver "3.3 Programación del microcontrolador").

# 3.1.11 Jumpers

- JP1-JP2: Permiten fijar el pin EA# del microcontrolador a 1 (JP1, conexión a V<sub>CC</sub>) o a 0 (JP2, conexión a masa). Normalmente, se fijará a V<sub>CC</sub> a través de JP1, con lo que el dispositivo leerá el código de la memoria interna de programa (ver tabla 11).
- JP3: Permite conectar el pin PSEN del microcontrolador a masa a través de la resistencia R15. Se utilizará el jumper JP3 cuando se quiera descargar el programa al microcontrolador desde el puerto serie, mientras que se quitará el JP3 en todos los demás casos (ver tabla 11).

## 3.1.12 Alimentación

La alimentación se realiza a través del conector CON1 (CON\_ALI2), entre 0 y 5 V (V<sub>CC</sub>). Se aprovechan las baterías utilizadas para el circuito de captación y filtrado de las bandas, con un regulador de tensión L7805.

# 3.2 Lista de componentes y layout

La figura 38 contiene dos fotografías de la placa de adquisición, donde se puede ver el cable de conexión con el circuito analógico, el cable de alimentación y la conexión serie. Además, en la figura 38b puede verse el display y las dos baterías de 12 V conectadas en serie, que se utilizarán para alimentar esta placa y la de detección y filtrado (capítulo 2). La tabla 15 muestra la lista de sus componentes y descripción, y el *layout* de la placa aparece en las figuras 39 y 40.



Figura 38: Fotografías de la placa de adquisición y grabación de datos.

N°	Nombre compon.	. Referencia	Encapsulado	Valor	Descripción
2	LM324AM	U5, U6	SO14		Amplificador Op.
1	ADuC812	IC1	LPQF52		Microcontrolador
2	AM29F800B	IC2, IC3	SOIC44		Memoria 1 Mb
2	74HC573SMD	U1, U2	SOL20		8 latch
1	74HC00SMD	U3	SO14		4 puertas NAND
1	74HC08SMD	U7	SO14		4 puertas AND
1	SN74HC14D	U9	SO14		Inversor trigger Schmitt
1	MAX232	U4	DIP16		Conv. TTL-RS232
1	CRISTAL	X1	CAP200	11.059 MHz	Cristal
1	LED	D1	LED100	on	Led
2	LED	D2, D3	LED100		Led
1	CON_ALI2	CON1	CON_ALI2		Conector alimentación
1	CON_DISPLAY	CON2	CON_DISPLAY		Conector display
1	DB9F	J1	DB9F		Conector serie F
1	IDC2X10M	P1	IDC20M		Conector IDC
1	JUMPER	JP3	JUMPER	Download	Jumper
2	JUMPER	JP1, JP2	JUMPER		Jumper
1	PULSADOR	PULSA1	PULSADOR	Reset	Pulsador
1	PULSADOR	PULSA2	PULSADOR	BorraM	Pulsador
1	PULSADOR	PULSA3	PULSADOR	Start/Pausa	Pulsador
1	PULSADOR	PULSA4	PULSADOR	Serie	Pulsador
1	PULSADOR	PULSA5	PULSADOR	Frecuencia	Pulsador
4	CAP100	C11-C14	CAP100	100 nF	Condensador
9	CAP_SMD	C9, C10, C15-C19, C22, C23	RC1206	10 nF	Condensador
2	CAP_SMD	C20, C21	RC1206	33 pF	Condensador
10	CAP_SMD	C1-C6, C8, C24- C26	RC1206	100 nF	Condensador
1	CTANTSMD	C7	CTANTSMD	10 µF	Condensador
1	RES_SMD1206	R15	RC1206	1 K	Resistencia
1	RES_SMD1206	R6, R16-R17	RC1206	2 K	Resistencia
4	RES_SMD1206	R1, R3-R4, R7	RC1206	22 K	Resistencia
8	RES_SMD1206	R5, R8-R9, R10- R14	RC1206	51 R	Resistencia
1	RES_SMD1206	R2	RC1206	100 K	Resistencia

Tabla 15: Lista de componentes de la placa de adquisición.



Figura 39: Layout de la placa de adquisición: top view.



Figura 40: Layout de la placa de adquisición: bottom view.

# 3.3 Programación del microcontrolador

Se ha escrito un programa en lenguaje ensamblador para programar el microcontrolador 8052 de la manera requerida. Analog Devices proporciona un *software* junto con el ADuC812 para descargar el programa. Esto se lleva a cabo a través del puerto serie, siempre que el pin PSEN esté conectado a masa (ver tabla 11), lo que se realizará con el jumper JP3. El microcontrolador dispone de 8 Kbytes de memoria interna de programa (cuando el pin EA#=1 con el jumper JP1, es lo que se realizará por defecto), de la cual el programa diseñado ocupará menos de 2 Kbytes. En el caso que fuera necesario, se puede acceder hasta 64 Kbytes de la memoria externa (forzando el pin EA#=0 con el jumper JP2).

Las funciones básicas que debe realizar el microcontrolador se pueden dividir en bloques, tal como se muestra en la figura 41 a continuación:

CONVERSIÓN AD DE LAS 8 SEÑALES DE ENTRADA, A UNA FRECUENCIA fs	DESCARGA DATOS GRABADOS EN MEMORIA A TRAVÉS DEL PUERTO SERIE
GRABACIÓN DATOS EN MEMORIA	
BORRAR MEMORIA	ELECCIÓN FRECUENCIA DE MUESTREO fs

Figura 41: Esquema de las diferentes acciones que debe realizar el microcontrolador.

# 3.3.1 Programación de cada elemento

Antes de discutir la manera de gestionar las diferentes acciones y especificar el control de flujo del programa, se explicará con detalle cómo se programa el microcontrolador para llevar a cabo cada una de las acciones individuales. Básicamente, se debe escribir/leer/borrar la memoria, realizar las conversiones AD a una frecuencia determinada, y descargar los datos al puerto serie. Se utilizarán también los leds rojo y amarillo de que se dispone, que se encenderán y apagarán a conveniencia para indicar al usuario el estado del programa.

# <u>Memoria</u>

Cada una de las memorias AM29F800B utilizadas es de 1 Mbyte. En la configuración de byte escogida (ver "3.1.3 Memoria") la memoria dispone de  $2^{20}$  direcciones, cada una de 1 byte. Para leer o escribir 1 byte desde o a la memoria, se utilizarán las instrucciones siguientes:

MOVX	A,@DPTR	; leer el dato en la posición de memoria DPP+DPTR al acumulador A
MOVX	@DPTR, A	; escribir el dato en el acumulador A a la posición de memoria DPP+DPTR

que utilizan los registros SFR (Special Function Register) del microcontrolador:

DPTR (*Data Pointer*): 2 bytes (DPH+DPL)

DPP (Data Pointer Page): 1 byte.

Con éstos, se puede acceder hasta a

 $2^8$  páginas  $\cdot 2^{16}$  datos = 256 páginas  $\cdot 64$ K / página = 16 Mb

De los cuales se utilizarán 2 Mb (32 páginas), con direcciones de página para la memoria 1 y la memoria 2 de:

 $000h \le DPP < 010h$  (memoria 1)  $010h \le DPP < 020h$  (memoria 2)

Para programar la memoria, se debe escribir una secuencia de comandos diferente para cada acción que se quiera realizar, que se lista en la tabla 16. Todos los ciclos de bus son operaciones de escritura, excepto cuando se lea de la memoria. Los bits de direcciones A11-A18 pueden ser cualesquiera (excepto cuando se especifique PA o SA).

Secuencia	N°	Cicl	o 1	Cic	lo 2	Cicl	o 3	Cicl	o 4	Cic	lo 5	Cicl	lo 6
de comandos	ciclos	Direc	Dato										
Reset	1	XXX	F0h										
Leer	1	RA	RD										
Escribir	4	AAAh	AAh	555h	55h	AAAh	A0h	PA	PD				
Borrar chip	6	AAAh	AAh	555h	55h	AAAh	80h	AAAh	AAh	555h	55h	AAA	10h
Borrar sector	6	AAAh	AAh	555h	55h	AAAh	80h	AAAh	AAh	555h	55h	SA	30h

RA: dirección de la memoria que se leerá.

PA: dirección de la memoria donde se escribirá. SA: dirección del sector que se borrará. RD: datos leídos de la dirección de memoria RA. PD: datos escritos en la dirección de memoria PA.

Tabla 16: Secuencia de comandos para la programación de la memoria Am29F800B (en el modo byte).

Aunque la memoria dispone de un pin dedicado que indica si la programación de la memoria ha finalizado (pin RY/BY#, ver tabla 12), éste no se utiliza. También se dispone de unos bits de comprobación (DQ7, DQ5) que se pueden utilizar por *software*. Para la memoria utilizada (AM29F800B-90SC), el tiempo de acceso máximo es de 90 ns, aunque de forma prudencial se esperará 10 µs después de leer un dato y antes de enviar al puerto serie:

LEEX:	MOVX	A,@DPTR	; lee de la memoria
	CALL	DELAY10	; delay 10 µs
	CLR	TI	; envía dato en A al puerto serie
	MOV	SBUF,A	

Después de escribir un dato en la memoria no se introduce ninguna espera, ya que entre cada dos procesos de escritura consecutivos (instrucción MOVX @DPTR,A) hay 10 instrucciones de 2 ciclos de máquina cada una, es decir pasan unos 20  $\mu$ s, mientras que la duración de una operación de escritura es, según el fabricante, de unos 7  $\mu$ s.

En cambio, una operación de borrado de la memoria dura del orden del segundo. Por ello, se decide esperar unos 5 segundos después de borrar cada una de las dos memorias, también con el objetivo de que al usuario le dé tiempo de ver los leds correspondientes encendiéndose y apagándose y ser consciente de que las memorias están siendo borradas. Además, se ha añadido una comprobación adicional utilizando los bits de control DQ5 y DQ7 (ver código en la página 57 o en el anexo "9.2 Listado del programa "Frangfrec.asm""), aunque en ningún caso se ha detectado ningún error en la operación de borrado.

#### Conversión AD

El microcontrolador dispone de un bloque de conversión analógico-digital de 12 bits, con 8 canales de entrada, y un tiempo de conversión de hasta 5  $\mu$ s, fácilmente configurable con 3 registros SFR. Las entradas analógicas pueden estar entre 0 y +V<sub>REF</sub>. Este voltaje de referencia para las conversiones puede introducirse a través del pin V<sub>REF</sub> del ADuC812 (ver tabla 11) o bien ser un voltaje de referencia interno de precisión, de 2.5 V. Se escogerá este último, de manera que las señales digitalizadas estarán comprendidas entre 0 y 4095, correspondientes a 0 y a 2.5 V, respectivamente, tal como se indica en la figura 42 (FS = 2.5 V).



Figura 42: Función de transferencia de la conversión AD.

El modo de operación y el tiempo de conversión se configuran mediante el registro

ADCCON1, de la siguiente manera:



donde los factores M y N sirven para definir el reloj de las conversiones (ADCclk) y el tiempo de adquisición (Taq), en función del tiempo del reloj master (Mclk=11.059 MHz):

$$ADCclk = \frac{Mclk}{M} \qquad (M = 1, 2, 3, 4)$$

$$Taq = \frac{N}{ADCclk} \qquad (N = 1, 2, 3, 4)$$

El tiempo total de conversión AD, T<sub>ADC</sub>, viene dado por (substituyendo por M=4 y N=1):

$$T_{ADC} = 16 \text{ ADCclk} + Taq = \frac{M}{Mclk}(16 + N) = \frac{4}{11.059 \text{ MHz}}(16 + 1) = 6.15 \text{ }\mu\text{s}$$

Por otra parte, con el registro ADCCON2 se escoge el canal y el inicio de las conversiones:



Se utilizará el bit SCONV para iniciar una conversión simple, y el bit ADCI para determinar cuándo ésta ha finalizado. Al reinicializar ADCCCON2=N°canal tal como se muestra más arriba, ambos bits se volverán a poner a 0 y se seleccionará el número de canal escogido para la siguiente conversión. A continuación se lista un trozo de código de programa en el que se realizaría una conversión simple del canal en el registro R0 y se guardaría el resultado en los registros R1 y R2.

	MOV	ADCON1, 060h	
	MOV	ADCCON2, R0	; R0: canal
	SETB	SCONV	; inicial conversión simple
WAIT_ADC:	MOV	C, ADCI	; espera que bit ADCI=1
	JNC	WAIT_ADC	

MOV	R1, ADCDATAH	; guarda los 4 bits altos + canal en R1
MOV	R2, ADCDATAL	; guarda los 8 bits bajos en R2

El formato de los registros de datos ADCDATAH y ADCDATAL de la conversión AD se muestra en la figura siguiente:



Figura 43: Formato de la conversión AD.

es decir, el registro ADCDATAL contiene los 8 bits menos significactivos del resultado de la conversión, y el ADCDATAH los 4 bits más significativos y el nº de canal. Como se ha dicho anteriormente, para cada conversión se escribirán 2 bytes en memoria, con este formato.

### Frecuencia de muestreo

Las conversiones anteriores se realizarán con un período de muestreo ts,

$$\mathbf{t}_{\mathrm{s}} = \frac{1}{\mathbf{f}_{\mathrm{s}}}$$

El programa permitirá escoger entre dos frecuencias de muestreo  $f_s$ , de 500 Hz o de 1 kHz, dependiendo de si el usuario prefiere realizar menos conversiones disponiendo de un tiempo de medida total mayor (para  $f_s = 500$  Hz), o tener más conversiones en un tiempo de medida menor (para  $f_s = 1$  kHz), según los cálculos realizados en la página 31. Para determinar cualquiera de los dos períodos, se utilizará uno de los relojes de que dispone el microcontrolador 8052, el Timer2, en el modo de recarga:



En este modo, el Timer2, de 16 bits (TH2/TL2), se carga con el valor de recarga (RCAP2H/RCAP2L) cada vez que se produce un *overflow*, cuando el Timer2 sobrepasa su valor máximo FFFFh. En ese momento, se activa el bit de *overflow* TF2 y se produce una interrupción, siempre que esté activada la interrupción del Timer2 (bit ET2). Esto servirá para lanzar las

conversiones con el período dado por el Timer2: teniendo en cuenta que un ciclo de máquina son 12 pulsos de reloj,

$$\frac{12}{11.059 \text{ MHz}} = 1.085 \,\mu\text{s}$$

los valores de recarga necesarios para generar las dos frecuencias de muestreo que se utilizarán serán:

$$\begin{array}{l} t_{s} = 1 \text{ ms} \quad (f_{s} = 1 \text{ kHz}) \\ \text{RCAP2H} = 0 \text{FCh} \\ \text{RCAP2L} = 066h \end{array} \quad \text{Periodo de recarga} = (10000\text{h} - \text{FC66h}) \cdot 1.085 \,\mu\text{s} = 922 \cdot 1.085 \,\mu\text{s} = 1 \text{ ms} \\ \hline t_{s} = 2 \text{ ms} \quad (f_{s} = 500 \text{ Hz}) \\ \text{RCAP2H} = 0 \text{F8h} \\ \text{RCAP2L} = 0 \text{CDh} \end{array} \quad \text{Periodo de recarga} = (10000\text{h} - \text{F8CDh}) \cdot 1.085 \,\mu\text{s} = 1843 \cdot 1.085 \,\mu\text{s} = 2 \text{ ms} \\ \end{array}$$

Así pues, el reloj Timer2 se configurará con unos valores de RCAP2H, RCAP2L diferentes dependiendo de la frecuencia de muestreo escogida.

### Comunicación con el puerto serie

Una vez que los datos digitalizados hayan sido grabados en la memoria, éstos deberán ser leídos o descargados de alguna manera para su posterior análisis. Se descargarán a través del puerto serie (UART) integrado del microcontrolador, de sencillo uso, hacia el puerto serie de un ordenador. Para ello, se configura el puerto serie de la siguiente manera:



Al resetear el microcontrolador, el valor de SCON es 00h. En el modo de transmisión que se escogerá (8-bit UART), los únicos bits de SCON que se utilizarán son SM0, SM1 y TI, y para configurar el puerto serie se utilizarán directamente las instrucciones siguientes:

CLR SM0 SETB SM1 Además, se escogerá una velocidad de transmisión de 9600 baudios. En el modo de operación 1, ésta viene determinada por los *overflows* del Timer1 del microcontrolador. Se configurará este reloj en el modo de 8-bit y recarga (modo 2):



En este modo, el que se incrementa y hace propiamente de reloj es el registro TL1, que después de llegar a 255 se recarga con el valor en TH1. La recarga es de 8 bits, a diferencia del Timer2, que era de 16 bits (ver apartado anterior). Para determinar el valor que se debe introducir en TH1 para generar una velocidad de transmisión "baudios" (bits/s), se utiliza la siguiente relación [Web2]:

TH1 = 
$$256 - \frac{\frac{\text{Mclk}}{12}}{\frac{32}{\text{baudios}}} = 256 - \frac{11.059 \cdot 10^6 / 384}{9600} = 256 - 3 = 253$$

donde se ha tenido en cuenta que el UART necesita 32 ciclos del Timer1 (ciclos de máquina=Mclk/12) para cada bit (siempre y cuando PCON.7=0 en el registro SMOD del microcontrolador, que es la configuración por defecto).

Una vez configurado e inicializado el Timer1, un byte (por ejemplo, el que contiene el acumulador A) se envía al puerto serie con las instrucciones siguientes:

CLR	TI	; flag de transmisión a 0, antes de iniciar la transmisión
MOV	SBUF, A	; envía el byte en A al puerto serie
JNB	TI, \$S	; espera aquí hasta que se active el flag de transmsión TI (cuando
		el byte se haya transmitido completamente)

#### Leds

Además del led verde de alimentación (D1), que se encenderá siempre que ésta esté conectada, se utilizarán los leds D2 (rojo) y D3 (amarillo) para aportar información al usuario sobre el estado de ejecución del programa, según el código de colores indicado en la tabla 19 (página 60). Para encender y apagar dichos leds se usan dos salidas del microcontrolador libres, correspondientes a los canales analógicos DAC0 y DAC1. Éstos se configuran de manera que sea posible controlar el voltaje aplicado a los leds entre 0 y AV<sub>DD</sub> ( $= V_{CC} = +5 V$ ):



En el modo de 8 bits escogido, el led i estará apagado cuando:

DACiL=0

y encendido para:

DACiL=255=FFh

### 3.3.2 Diagrama de flujo del programa

Una vez explicados los detalles de cómo programar el microcontrolador para realizar cada una de las acciones de la figura 41 (página 45), se verá el diseño de un programa que permita al usuario escoger qué acción se llevará a cabo en cada momento. Tal y como se ha diseñado la placa del microcontrolador, se puede optar por dos soluciones diferentes: la primera consiste en usar directamente los pulsadores para la selección, y la segunda es utilizar el display para mostrar una serie de menús, desde los que se pueda acceder a las diferentes opciones con los pulsadores. Aquí se explica la primera solución, que fue la que se adoptó en el primer momento. Sin embargo, es posible reprogramar el sistema para adoptar la segunda solución, ya que al diseñar el *hardware* se tuvo en cuenta dicha configuración.

La tabla 17 resume la conexión de cada uno de los pulsadores disponibles en el circuito con el microcontrolador y su función, que será determinante en la ejecución del programa. Puede verse cómo dos de los botones (Start/Pausa y Serie) están conectados directamente a interrupciones del microcontrolador, mientras que otros dos (BorraM y Frecuencia) se conectan a líneas de entrada del microcontrolador y, por lo tanto, será necesario comprobar si han sido pulsados para lanzar la acción asociada con cada uno de ellos. Las figuras 44 y 45 (páginas 55 y 56) muestran el diagrama de flujo del programa: en el programa principal, después de las inicializaciones, se comprueba durante un segundo si el botón Frecuencia ha sido pulsado, en cuyo caso se cambia la frecuencia de muestreo inicial por defecto (500 Hz), a la segunda frecuencia programada (1 kHz). Si transcurrido este tiempo el botón no se ha pulsado, se mantiene el valor inicial por defecto. Después de este segundo inicial, el programa entra en un bucle en el que va comprobando continuamente si el botón BorraM es pulsado o no. Si se pulsa, se borra la memoria (dos memorias de 1 Mbyte cada una) y se vuelve al principio del bucle. En este estado,

Nombre botón	Conexión microcontrolador (nombre en programa)	Descripción función		
BorraM	P3.5 (BUT_ER)	Borra la memoria entera. En el programa se comprueba si el botón se ha pulsado, en cuyo caso se activa la rutina de borrado de la memoria. Se desactiva cualquier interrupción mientras se borra.		
Start/Pausa	INT0	Empieza/Pausa la conversión AD de los canales de entrada, y su grabación en memoria. Funcio- na con una interrupción de máxima prioridad.		
Serie	INT1	Activa la descarga de los datos a través del puerto serie. Funciona con una interrupción en el programa, de menos prioridad que IntO.		
Frecuencia	P3.4 (BUT_FR)	Permite cambiar la frecuencia de muestreo del programa, si se pulsa dentro del primer segundo de ejecución. Por defecto, $f_s = 500$ Hz, si se pulsa este botón al principio del programa la frecuencia pasa a ser $f_s = 1$ kHz.		
Reset	RESET	Reinicialización del programa		

pueden ocurrir dos interrupciones, si se pulsa el botón Serie (INT1) o el botón Start/Pausa (INT0):

Tabla 17: Botones de control del circuito digital. Conexión al microcontrolador y función.

- INT1 (Serie): se desactiva la interrupción 0 para que no interfiera con esta rutina. Se leen los bytes de la memoria y se envían al puerto serie, hasta que se llegue al final de la memoria. Se cambia un registro de control (FinSerie), de manera que al salir de la rutina de interrupción y volver al programa principal, éste finalizará (se supone que después de descargar los datos al puerto serie, no se desea continuar grabando. En todo caso, el programa vuelve a empezar al pulsar el botón Reset, tras lo cual se está en disposición de volver a realizar cualquiera de las acciones).
- INTO (Start/Pausa): complementa un registro de control (Graba), de manera que si inicialmente Graba=0, ahora será Graba=1, y el programa principal saltará a la rutina "Grabar Datos". Ésta se detalla en la figura 45.
- Grabar Datos: esta rutina recupera la posición actual de la memoria (almacenada en unos registros), habilita las interrupciones del Timer2 y lanza dicho contador. Después, entra en un bucle del que no sale hasta que el registro de control Graba sea igual a 0 (cuando se vuelva a pulsar el botón Start/Pausa). Mientras, a cada interrupción del Timer2 (programado a la frecuencia de muestreo requerida), se realiza la conversión y grabación

de los datos de los 8 canales, hasta que la memoria esté llena, en cuyo caso se deja de grabar y finaliza el programa. Si, antes de que esto ocurra, se pulsa el botón de Start/Pausa mientras se está grabando, se salta a otra rutina, en la que se escribe una señal de "Pausa" en la memoria (que podrá ser recuperada posteriormente), y se deja de grabar pero sin abandonar el programa (en espera de que uno de los botones Start/Pausa, Serie o BorraM sea pulsado). La idea es que mientras la memoria no esté llena, el usuario pueda realizar tantas pausas en la grabación como quiera, de manera que sólo registre las señales que le interesen (por ejemplo, durante la totalidad en la que no se ven bandas de sombra se puede dejar de grabar y así aprovechar al máximo la cantidad<sup>o</sup> de memoria disponible). Además, al leer los datos para su posterior análisis el usuario debe tener constancia de en qué momentos se han realizado las pausas.

Si bien en el anexo 9.2 (página 80) se lista el código completo del programa "Frangfrec.asm", aquí se mostrará el detalle de las rutinas que se acaban de comentar (obviando las inicializaciones que incluye el programa), a modo de flujo de programa (páginas 57 y 58). Para entender el detalle del código, la tabla 18 muestra el uso de los registros del programa: en el banco 0, se utilizan los registros R0-R2 para guardar la posición de la memoria en todo momento, de manera que se pueda recuperar cuando sea requerido (por ejemplo, al continuar grabando después de una pausa); en R3 se guarda el nº de canal para la conversión AD (que se irá incrementando), mientras que el dato digitalizado se almacena provisionalmente en R4, para poder ser grabado luego en memoria; los bits R6-R8 son bits de control, que sirven para determinar el flujo del programa. En el banco 3, se utilizan una serie de registros como contadores, en diferentes subrutinas o trozos del programa.

<b>R7</b>	FinSerie		<b>R7</b>		
R6	MemLlena		<b>R6</b>		
R5	Graba		R5		
<b>R4</b>	Dato digitalizado ADC		<b>R4</b>	Freq	
<b>R3</b>	N° Canal		<b>R3</b>	Dlym (Erase_Mem)	
R2	DPL		R2	Delay10	
<b>R1</b>	DPH		<b>R1</b>	Delay1s	
RO	DPP	<b>R0</b> Delay		Delay	
Registro Banco 0			Registro Banco 3		
RS0 = RS1 = 0			RSO = RS1 = 1		

Tabla 18: Utilización de los registros en el programa "Frangfrec.asm".



Figura 44: Diagrama de flujo: programa principal e interrupciones.



Figura 45: Diagrama de flujo de la rutina "Grabar datos", e interrupciones asociadas.

INTERRUPCIONES	EXT0_INT: PUSH PSW CLR RS0 CLR RS1 MOV A#255 XRL AR5 ; complementa R5 (Graba) MOV R5,A ; Pausa - Graba POP PSW CALL DELAY CALL DELAY CALL DELAY RETI	EXT1_INT:       EXT1_INT:         CLR       PX1         SETB       PT1         SETB       PT1         CLR       EX1         GLR       EX1         MOV       DAC0L_#0         NOV       DAC1L_#255         MOV       DAC1L_#255         MOV       NCN         MOV       NCM         MOV       DAC0L_#255         KETI       FinSerie=1         MOV       DAC0L_#255	<ul> <li>SERIE: ; Leyendo memoria y enviando al puerto serie</li> <li>SERIE: ; Leyendo memoria y enviando al puerto serie</li> <li>MOV TH1,#253 ; valor de recarga Timerl MOV TH1,#253 ; valor de recarga (9600 baudios)</li> <li>MOV TH1,#253 ; valor inicial</li> <li>MOV DPTR,#0</li> <li>SETB SMI ; indo 1 (8-bit UART)</li> <li>prepara memoria para leer</li> <li>MOV AFEXF RID ; modo 1 (8-bit UART)</li> <li>prepara memoria para leer</li> <li>MOV AFEXF RID ; modo 1 (8-bit UART)</li> <li>prepara memoria para leer</li> <li>MOV AFEXF RID ; modo 1 (8-bit UART)</li> <li>prepara memoria para leer</li> <li>MOV AFEXF RID ; modo 1 (8-bit UART)</li> <li>prepara memoria para leer</li> <li>MOV AFEXF RID ; modo 1 (8-bit UART)</li> <li>prepara para leer</li> <li>MOV AFEXF RID ; modo 1 (8-bit UART)</li> <li>prepara moria data are a la memoria</li> <li>CALL DELAY10</li> <li>sevel de la memoria</li> <li>CALL DELAY10</li> <li>sevel de la memoria</li> <li>CALL DELAY10</li> <li>sevel data e la memoria</li> <li>CALL DELAY10</li> <li>SUR A BAP ARP ARP ARAP ARP ARP ARP ARP ARP A</li></ul>
BORRAR MEMORIA	ERAS_MEM: MOV DACOL#255 ; led amarillo on MOV DACOL#255 ; led amarillo on MOV DACIL_#255 ; led amarillo on MOV A#EXF_EDI ; EXF_EDI EQU 0AAh MOV Q#EXF_EDI ; EXF_EDI EQU 0AAh MOV A#EXF_ED2 ; EXF_ED2 EQU 055h MOV A#EXF_ED2 ; EXF_ED3 EQU 055h MOV A#EXF_ED3 ; EXF_ED3 EQU 056h MOV A#EXF_ED3 ; EXF_ED3 EQU 060h MOV A#EXF_ED3 ; EXF_ED3 EQU 080h MOV @DFTR,A	MOV DPTR#EXE EA4 : EXF EA4 EQU 0AAAh MOV $\Delta$ #EXF E04 : EXF ED4 EQU 0AAh MOVX $(\overline{a})$ PTR,#EXF EA5 : EXF ED5 EQU 055h MOV $\Delta$ #EXF ED5 : EXF ED5 EQU 055h MOV $\Delta$ #EXF ED5 : EXF ED5 EQU 055h MOV $\Delta$ #EXF ED6 : EXF EA6 EQU 0AAh MOV $\Delta$ #EXF ED6 : EXF EA6 EQU 0AAh MOVX $(\overline{a})$ PTR,A : borratodo el chip PUSH PSW	SETB       RS0         SETB       RS1         SETB       RS1         MOV       R345       ; se espera 5s, led rojo interm.         DLYM:       MOV       DACIL,#0       ; led rojo off         MOV       DACIL,#155       ; led rojo off       cALL         MOV       DACIL,#255       ; led rojo off       cALL         MOV       DACIL,#255       ; led rojo on       catularia         DINZ       R3,DLYM       no       no       no         DINZ       R3,DLYM       no       no       no       no         MOV       AGDPTR       ; lee datos       no       no       no       no         MOV       CACC.5       : DQ5       inposation       no
PROGRAMA PRINCIPAL	; INICIO PROGRAMA MOV DAC0L,#255 ; led amarillo on MOV DAC0L,#055 ; led amarillo on SETB RS0 SETB RS0 SETB RS1 MOV R4#2 ; sepera Is MOV R4#2 ; sepera Is FREQ: CALL DELAYIS DNZ R4.BOTFR MNP FINFREC BOTFR: JB BUT FR.FREQ ; wait for button press CALL DELAY ; puuse 100ms	JB     BUT FR/REQ     : ensure button washt false treger       : Se ha apretado botón, frecuencial (s=1ms, fs=1kHz)        MOV RCAP2L,#TEMPH1     : valor ds recarga (066h)       MOV RCAP2L,#TEMPH1     : valor ds recarga (1065h)       MOV RCAP2H,#TEMPH1     : valor inicial       MOV TL2,#TEMPH1     : valor inicial       MOV TL2,#TEMPH1     : valor inicial       MOV TL2,#TEMPH1     : valor inicial       MOV DAC0L,#0     idica el cambio de frecuencia       MOV DAC0L,#0     : led amarillo off       CALL DELAYIS     : led amarillo on       MOV DAC0L,#255     : led amarillo on	FINFREC: CLR RS0 CLR RS1 MOV R5,#0 ; registro de Start/Pausa (Graba=0) MOV R5,#0 ; registro de fin serie (FinSerie=0) W_BUT E: CJNE R7,#0,ACABA CJNE R7,#0,ACABA CJNE R7,#0,ACABA CJNE R5,#0,GRAB BUT ER, BUT E, wait for button press CALL BRA BUT E, wait for button press D BLAY BUT ER, BUT E, wait for button press CALL ERAS MEM MOV DPP,#DPP_M2 ; porra memoria 1 MPP w_BUT E ACABA: CALL ERAS MEM MOV DPP,#DPP_M2 ; borra memoria 1 MPP w_BUT E ACABA: CALL ERAS MEM MOV DPP,#DPP_M2 ; borra memoria 1 ACABA: CALL ERAS MEM MOV DPP,#DPP_M2 ; borra memoria 1 ACABA: CALL ERAS MEM MOV DPP,#DPP_M2 ; borra memoria 1 ACABA: CALL ERAS MEM MOV A#255 STRL ADACOL MOV A#255 STRL ADACOL MOV A#255 STRL ADACOL MOV A#255 STRL ADACOL

Proyecto Final de Carrera Ingeniería Electrónica (Estela Martín Badosa)



El listado de la página 57 es suficientemente autoexplicativo, por lo que no se hará ningún comentario al respecto. Sólo señalar que las rutinas "Delay", "Delay10" y "Delay1s" a las que se llama pero cuyo contenido no aparece explícitamente introducen retrasos de 100 ms, 10 µs y 1 s, respectivamente. Sí que es preciso, en cambio, analizar un poco más en detalle el proceso de conversión y grabación de datos (página 58). Cuando, al entrar en la rutina "Grab\_dades", se habiliten las interrupciones del Timer2 y se lance dicho contador, se producirá una interrupción del Timer2 cada 1 ó 2 ms, según si la frecuencia de muestreo escogida es de 1 kHz o 500 Hz, respectivamente. Desde la rutina de interrupción se llama a la rutina "Adcconv", que realiza la conversión AD de los 8 canales (0-7) y la grabación de los datos en memoria (2 bytes por conversión). El período de muestreo debe ser suficiente para que dé tiempo a realizar las 8 conversiones y la grabación de los 16 bytes correspondientes. Como se ve en el esquema, la rutina "Grabx" con la que se escribe un sólo byte en memoria contiene (en el caso de funcionamiento normal en el que la memoria no esté llena) instrucciones que necesitan 38 ciclos de máquina (de 1.085 µs cada uno), es decir, dura un total de unos 41 µs. Como ésta se repite 16 veces en todo el proceso, se ha optimizado al máximo (es por ello que no se introduce ningún retraso adicional o comprobación después de la escritura, que en todo caso es innecesario, como se ha explicado anteriormente). Si a esto se suman las instrucciones de la rutina "Adcconv" y de la propia "T2\_int", se tiene como resultado que entre dos interrupciones consecutivas del Timer2, transcurren unos 848 µs (< 1 ms). Aún podrían añadirse como máximo unos 6 µs de tiempo de conversión (comprobación del bit ADCI en "Adcconv"), lo que daría para las 8 conversiones unos 48 µs, y un total inferior al período mínimo de muestreo de 1 ms, aunque cercano.

En lo que se refiere a la grabación de datos en memoria, la rutina "Adcconv" graba en primer lugar ADCDATAH (que contiene el nº de canal y los bits más significativos del dato digitalizado) y después ADCDATAL (bits menos significativos del dato). Esto se tendrá en cuenta cuando posteriormente se lean los datos para su análisis (ver apartado siguiente). Además, al pulsar el botón Start/Pausa durante la grabación, la rutina "Grab\_dades" salta a la rutina "Pausa", que escribe dos bytes en memoria que codifican una señal de pausa y podrán ser descodificados después (canal=10, dato=0).

Por último, comentar también cómo en las diferentes rutinas se encienden o se apagan los dos leds disponibles, a conveniencia. Con el fin de que el usuario tenga conocimiento del estado de ejecución del programa, la tabla 19 resume el código de colores para cada uno de ellos.

Estado del programa	Led Amarillo (D3)	Led Rojo (D2)		
Reset	1	0		
Cambio de frecuencia (botón Frecuencia pulsado durante el primer segundo)	intermitente	0		
Graba	1	1		
Pausa	1	0		
Final grabación	1	0		
(memoria llena)	0	1		
BorraM (borrar memoria)	1	intermitente		
Memoria vacía (borrada)	0	0		
Error en borrado memoria	intermitente	1		
Serie (descarga datos)	0	1		
Ein desseres serie	0	0		
riii uescarga serie	carga serie 1			

Tabla 19: Código de apagado (0) y encendido (1) de los leds de colores para los distintos estados de ejecución del programa.

# 3.4 Programa de descarga a través del puerto serie

Una vez grabados los datos en memoria, éstos pueden ser leídos y descargados a través del puerto serie del microcontrolador a un ordenador, si se pulsa el botón Serie. Por ello, es necesario escribir un programa para leer los datos desde este último, y grabarlos en el formato deseado. Se ha escrito un sencillo programa en VisualBasic, cuyo código se lista en la página 80. Aquí se explicará brevemente en qué consiste, sin entrar en los detalles de programación: básicamente, el programa abre el puerto serie (configurado a 9600 baudios y en modo texto) y va leyendo bytes (de uno en uno), los descodifica y escribe en el formato adecuado en una serie de ficheros, hasta que el usuario decide cerrar el puerto serie.

Para descodificar los bytes recibidos y recuperar el número de canal y el dato digitalizado a 12 bits, se debe tener en cuenta que al escribir en memoria del microcontrolador, primero se guardó el contenido de ADCDATAH, y después el de ADCDATAL (como se ha visto anteriormente), cuyo formato se indica en la figura 43 (página 49). Así pues, el programa considerará los bytes de dos en dos, por ejemplo:

 $b \leftarrow ADCDATAH$  $c \leftarrow ADCDATAL$ 

y realizará la siguiente conversión:

N° canal NC = 
$$\left[\frac{b}{16}\right]$$
 (parte entera)

Dato 
$$D = \operatorname{Resto}\left(\frac{b}{16}\right) \cdot 256 + c$$

Por ejemplo:

$$b = 60 = 00111100b \\ c = 52 = 00110100b$$
 
$$\Rightarrow \begin{cases} NC = 3 \\ D = 12 \cdot 256 + 52 = 3124 \end{cases}$$

Una vez descodificados el nº canal y el dato de 12 bits, cada dato se graba en el fichero del canal correspondiente. Si no se ha producido ningún error, todos los canales deben estar comprendidos entre 0 y 7, que se relacionan con los fotodetectores según:

Nº canal	0	1	2	3	4	5	6	7
Fotodetector	F	B1	B2	B3	B4	R	В	G

excepto en el caso de que se haya pulsado el botón de Pausa, que se codificaba en el programa del microcontrolador como:

```
Pausa : 1010000b, 00000000b (NC = 10, D = 0)
```

Así pues, si al leer se detecta una señal con NC=10 y D=0, se escribe "P" en todos los ficheros (de 0 a 7), de manera que sea posible identificar el instante preciso en el que se produjo la pausa. Además, para detectar errores (bien de transmisión, bien de grabación), existe un fichero adicional donde se escribe "Error" siempre que el canal no sea ninguno de los 9 admitidos (0-7, 10) o bien "Error P" cuando el canal sea 10 pero el dato no sea 0 (señal de Pausa).

La figura 46 muestra el aspecto de la ventana gráfica de usuario que el programa incorpora, antes de abrir el puerto serie (a), y durante la transmisión (b), donde aparecen diferentes pares de número de canal y dato leído.



Figura 46: Captura de la ventana de usuario del programa de descarga y grabación de los datos a través del puerto serie: (a) antes de abrir el puerto serie, (b) durante la transmisión.

# 4 Resultados

En este capítulo se expondrán los resultados que se han obtenido de las medidas realizadas el 4 de diciembre del 2002, en Australia, justo antes de un eclipse total de Sol. La figura 47 muestra el lugar exacto donde fueron tomadas por el equipo científico, mientras que la figura 48 muestra el equipo de medida en el entorno en el que se utilizó.



Figura 47: (a) Eclipse total de Sol en Australia (4/12/02): zona de totalidad. (b) Detalle del Sur de Australia. El punto gris indica el lugar donde se realizaron las medidas.





(b)

Figura 48: Fotografías del equipo de medida en Australia (4/12/02).

Minutos antes de la totalidad, no se observaban a simple vista las bandas de sombra. A pesar de ello, unos dos minutos antes se decidió iniciar la captación de las bandas. Se escogió una frecuencia de muestreo 500 Hz, de manera que se dispusiera de más de 4 minutos de grabación (ver página 31) y se pudieran tomar datos antes y después de la totalidad. La figura 49 muestra el resultado de la grabación para los fotodetectores F (luz de fondo), B4, R y G. En el eje de abscisas se ilustra el tiempo desde que se comenzó la grabación (teniendo en cuenta que cada nuevo punto captado corresponde a un intervalo de tiempo de

$$t_s = \frac{1}{500}s = 0.002 s$$

mientras que en el eje de ordenadas los valores digitalizados, entre 0 y 4095, se han convertido en intensidad de salida del fotodetector (excepto para el fotodetector G, figura 49d), con el fin de compararlas con las calculadas teóricamente en la figura 12. Se ha utilizado la siguiente conversión:

$$I(g) = \frac{V(g)}{R} = \frac{g \cdot \frac{2.5}{4096} V}{75K} = g \cdot 8.138 \text{ nA}$$

para la intensidad de la luz de fondo, donde g es el valor digitalizado correspondiente, y R es la resistencia de la etapa de conversión I-V (ver figura 13 y tabla 4). Las fluctuaciones de intensidad respecto al centro para el canal i, se calculan según:

$$I_{i}(g) = \frac{V(g)}{R_{i}} \cdot \frac{1}{G} = \frac{\left(g \cdot \frac{2.5}{4096} - 1.125\right)V}{R_{i}} \cdot \frac{1}{50} \qquad R_{i} = \begin{cases} 75 \text{ K} & \text{B1} - \text{B4}, \text{R} \\ 820 \text{ K} & \text{G} \\ 2200 \text{ K} & \text{B} \end{cases}$$

donde  $R_i$  es la resistencia de la etapa de conversión I-V para el canal i (tal como se indica a la derecha de la fórmula) y G es la ganancia de la etapa de filtrado pasa-altos (aproximadamente 50 en este caso). Además, se resta 1.125 V al voltaje (los que se habían sumado en el circuito) de manera que la intensidad quede centrada en el cero y tenga valores positivos y negativos.

Como comentarios generales de los resultados mostrados en la figura 49, puede decirse que los resultados obtenidos son satisfactorios para todos los canales (los canales B1-B3 dan formas parecidas al B4 que se muestra a modo representativo) excepto para los canales G y B (teniendo éste último un aspecto similar al G), que fallaron y no aportan información. Lamentablemente, al no poder disponer de las medidas conjuntas de los 3 canales de color, no se podrá realizar un estudio comparativo de las características de las bandas con la longitud de onda.



Figura 49: Resultados de las medidas: (a) intensidad de la luz de fondo. Fluctuaciones de intensidad respecto a la media para el fotodetector B4 (b) y el fotodetector R (c). (d) Valor digitalizado para el fotodetector G.

Del análisis general de los resultados se ve cómo la totalidad, que corresponde a la zona donde el fondo es plano y la señal de las bandas corresponde a ruido amplificado, empezó 116 s después de empezar a grabar, y duró 30 s, tal como estaba previsto y ocurrió en el lugar en que se observó el eclipse. El tiempo total de grabación fue de:

$$\frac{2 \text{ Mbytes}}{2 \text{ bytes / medida}} = 2^{17} \text{ medidas / canal} \xrightarrow{\times 0.002 \text{ ms/medida}} \Box 262 \text{ s} = 4 \text{ min } 22 \text{ s}$$

# 4.1 Análisis de la luz de fondo y del contraste de las bandas

En este apartado se estudiarán las características de la luz de fondo y el contraste de las bandas de sombra respecto al mismo. En primer lugar, para la luz de fondo, en la figura 49a se ve cómo al principio de la grabación la luz de fondo está saturada (a 33  $\mu$ A, tal como se diseñó), y a partir de un determinado momento tiene una caída, hasta llegar a la totalidad, después de la cual vuelve a aumentar hasta saturarse de nuevo. En la figura 50 se han superpuesto las intensidades de la luz de fondo teórica y la medida, durante el minuto anterior a la totalidad, antes del cual la señal experimental está saturada. Se puede ver cómo ambas siguen el mismo comportamiento, aunque la luz de fondo que hubo el día del eclipse fue del orden de 2 veces superior a la calculada teóricamente. Hay que tener en cuenta que las condiciones atmosféricas y el entorno ambiental (humedad, temperatura, tipo de paisaje) influyen notablemente en la cantidad de luz total que llega al suelo, así como la inclinación de los fotodetectores con respecto al Sol. Se considera que los cálculos previos fueron muy acertados.



Figura 50: Comparación de la intensidad de la luz de fondo teórica (línea fina) con la intensidad medida (línea gruesa).

Analicemos ahora con un poco más de detalle el aspecto de la luz de fondo y de las bandas de sombra, en un período corto de tiempo. La figura 51a muestra la intensidad de la luz de fondo para un período de tiempo comprendido entre los 90 y los 92 s de empezar la grabación (26 y 24 s antes de la totalidad), mientras que la figura 51b muestra las fluctuaciones de intensidad del canal B4 en el mismo período de tiempo. Se ve cómo se ha filtrado el fondo de forma efectiva, y se consigue centrar las bandas entre  $-0.3 \mu A y 0.3 \mu A$  (rango de  $0.6 \mu A = 33 \mu A/50$ , tal como se diseñó). Veamos si el contraste de las mismas concuerda con lo que se preveía (del orden del
0.1-1% de la luz de fondo para la variación RMS). Se ha calculado el contraste RMS en este período para las franjas, calculado según

$$RMS = \sqrt{\frac{1}{N} \sum_{i=1}^{N} \left(g_i - \overline{g}\right)^2}$$

donde  $g_i$  es el valor en el tiempo de medida i y  $\overline{g}$  es la media en el intervalo considerado, que tiene un número de puntos N. Se ha obtenido un valor de RMS = 0.11 µA. Al compararlo con el valor medio de la luz de fondo en este intervalo,  $\langle I_F \rangle = 11.7$  µA, se obtiene que el contraste RMS de las bandas con respecto a la luz de fondo es, para este intervalo:

$$RMS_{F} = \frac{RMS}{\langle I_{F} \rangle} = \frac{0.11 \,\mu A}{11.7 \,\mu A} \square \ 0.01 \quad (1\%)$$

lo cual está dentro del rango previsto.



Figura 51: Resultados de las medidas: (a) intensidad de la luz de fondo y (b) fluctuaciones de intensidad respecto a la media para el fotodetector B4.

De hecho, la definición del contraste RMS en comparación con la luz de fondo no es más que la del denominado índice de centelleo (m) [Cod86], donde:

$$\mathrm{m}^{2} = \frac{\left\langle \left(\mathrm{I}_{\mathrm{tot}} - \langle \mathrm{I}_{\mathrm{tot}} \rangle\right)^{2} \right\rangle}{\langle \mathrm{I}_{\mathrm{tot}} \rangle^{2}}$$

Itot es la intensidad total, que incluye una luz de fondo que varía suavemente y unas fluctuaciones correspondientes a las bandas de sombra que se suman a ella. Codona predice en su artículo que el índice de centelleo decae a medida que el tiempo aumenta respecto a la totalidad del eclipse.

Para estudiar si esto ocurre así para las medidas tomadas en Australia, se ha extendido el análisis anterior para los 4 canales B1-B4 en intervalos de 2 s a lo largo de todo el tiempo de medida. Para ello, ha sido necesario ajustar previamente la luz de fondo a una función cuadrática, de manera que el cálculo se pueda extender incluso en aquellos instantes en los que estaba saturado. La figura 52 muestra, por una parte, el contraste RMS de las bandas (con líneas continuas) promediado para los 4 canales B1-B4, donde se ve cómo éste disminuye a medida que se acerca el instante de la totalidad (entre 116 s y 146 s). Sin embargo, su caída es más lenta que la de la propia luz de fondo, por lo que al compararlo con él para calcular el RMSF relativo (o el índice de centelleo), éste crece a medida que se acerca la totalidad, como Codona predijo. Varía entre un mínimo del orden de 0.15% para dos minutos antes o después de la totalidad, hasta un máximo del orden del 3% cerca de la totalidad (cuando la luz de fondo en el denominador se hace muy pequeña).



Figura 52: Variación del contraste RMS de las bandas y del índice de centelleo (promedio para los canales B1-B4).

Estos resultados confirman que las señales medidas corresponden realmente a bandas de sombra y, por otra, permiten entender la dificultad de diseño del sistema, en el que es difícil predecir el valor exacto de las magnitudes que se medirán, ya que el mismo fenómeno hace que éstas varíen a lo largo del tiempo de observación. En el presente Proyecto se ha fijado una ganancia intermedia de compromiso para poder disponer del número máximo de medidas, dentro de lo posible.

#### 4.2 Análisis en frecuencia de las bandas de sombra

Sin abandonar la teoría del centelleo [Cod86], ésta predice que la densidad espectral de potencia (*Power Spectral Density*, PSD) o, lo que es equivalente, la intensidad de la

transformada de Fourier, de las bandas, representada en escala logarítmica, tiene una pendiente de unos -5/3 para frecuencias menores a una frecuencia determinada, que dependerá de las condiciones ambientales locales (velocidad del viento, etc.). Para frecuencias muy pequeñas, la PSD es independiente de la frecuencia, y para las frecuencias más altas puede que la pendiente llegue a alcanzar -17/3 (esto no ocurre siempre). Se han realizado espectros de potencia de las señales B1-B4 y R para diferentes intervalos de medida, y siempre se ha encontrado un comportamiento del mismo tipo, ilustrado en la figura 53. Ésta corresponde al espectro de potencia del canal B4 entre 88 s y 96 s del inicio de la medida. (La señal ha sido previamente centrada en el origen –valor medio nulo- para evitar la aparición de un pico pronunciado en el origen de la PSD). Puede verse cómo efectivamente se encuentra la pendiente de -5/3 predicha, lo que confirma la existencia y el registro de bandas de sombra. Además, se ha comprobado que tanto el espectro de la luz de fondo como de las señales de los diferentes canales durante la totalidad (cuando no se ven bandas) no tiene el aspecto de la figura 53.



Figura 53: Espectro de potencia del canal B4, en escala logarítmica. La línea punteada tiene una pendiente de -5/3.

#### 4.3 Análisis de la dirección y velocidad de las bandas de sombra

Uno de los objetivos iniciales del trabajo era determinar la dirección y la velocidad de las bandas de sombra. Por ello, se dispusieron 4 fotodetectores iguales formando un cuadrado de lado D = 5 cm (ver figura 4, página 7). El análisis de las correlaciones cruzadas entre cada 2 de las señales correspondientes da una idea del tiempo  $\Delta t$  (retraso) que emplea una banda en llegar de un detector a otro, de forma que su velocidad será:

$$v_{bandas} = \frac{D}{\Delta t}$$

(para dos detectores separados una distancia D). La figura 54 muestra el resultado de la correlación entre los canales B1 y B2, donde aparece un pico para  $\Delta t = -0.008$  s. La figura 55 muestra una ampliación para diferentes correlaciones cruzadas, donde se ve cómo el pico varía dependiendo del par de canales considerado. En la tabla 20 se resume los diferentes retrasos, mientras que la figura 56 es un esquema de la posible dirección de las bandas, de acuerdo a los retrasos hallados. La velocidad de las mismas sería:

$$v_{\text{bandas}} \approx \frac{5 \text{ cm}}{0.008 \text{ s}} \approx 5 \text{ m/s}$$

resultado que es del mismo orden de magnitud que las medidas que se han realizado hasta el momento [Jon94][Jon96][Jon99]. Se ha calculado también las correlaciones cruzadas entre el fotodetector R, situado en el centro, y el resto, y se han obtenido unos retrasos que son coherentes con la velocidad anterior.



Figura 54: Correlación cruzada entre las señales de los detectores B1 y B2.

Por otra parte, no hay que olvidar que las 8 señales no fueron digitalizadas simultáneamente, sino una seguida de la otra. Así pues, el propio sistema de adquisición introdujo un retraso fijo que, para la frecuencia escogida de 500 Hz, es:

$$\Delta t_{\text{adquisición}} = \frac{t_s}{n^{\circ} \text{ canales}} = \frac{0.002 \text{ s}}{8} = 0.25 \text{ ms}$$

lo cual representa del orden del 3% de los retrasos calculados y no se tiene en cuenta.



Fotodetectores	$\Delta t$ (s)
B1-B2	-0.008
B1-B3	-0.016
B1-B4	-0.008
B2-B3	-0.010
B2-B4	-0.002
B3-B4	+0.008

Tabla 20: Resultado de las correlaciones cruzadas.

Figura 55: Detalle y comparación de las correlaciones cruzadas entre los diferentes fotodetectores.



Figura 56: Esquema de la dirección y velocidad de las bandas de sombra.

### **5** Presupuesto

En este capítulo se detallará el presupuesto de este proyecto, separado en dos capítulos, uno de material y otro de recursos humanos. Al tratarse de un proyecto con finalidades científicas, no se realizará un estudio de viabilidad económica.

### 5.1 Material

A continuación se detalla el gasto de cada una de los módulos, el de captación y filtrado de las bandas de sombra y el de adquisición y grabación de los datos, así como otro material necesario.

Nº	Descripción	Código / Fabricante	Precio unidad (€)	Precio total (€)
14	Diodo 1N4148		0.03	0.42
21	Capacidad electrolítica 33uF		0.10	2.10
8	Fotodiodo	S1223-01 Hamamatsu	11.60	92.80
7	LED		0.15	1.05
8	TL084CN	TL084CN Texas Instr.	0.61	4.88
9	Potenciómetro multivuelta 2k		2.18	19.62
66	Resistencia 5%		0.04	2.64
1	Filtro dicroico 45º Rojo	L43-454 Edmund Industrial Opt.	17.60	17.60
1	Filtro dicroico 45º Azul	L43-454 Edmund Industrial Opt.	17.60	17.60
1	Caja metálica		11.00	11.00
1	Conectores (jumpers, alimentación)		2.00	2.00
			Total:	171.71
			IVA (16%)	27.47
			Total IVA	199.18
3	Montaje placa no metalizada		26.00	78.00
			IVA (16%)	12.48
			Total IVA	90.48
			TOTAL	249.71
			TOTAL IVA	289.66

#### Módulo captación y filtrado bandas

Nº	Descripción	Código / Fabricante	Precio unidad (€)	Precio total (€)
1	4 puertas NAND de 2 entradas	74HC00D Philips Sem.	0.23	0.23
1	4 puertas AND de 2 entradas	74HC08D Philips Sem.	0.33	0.33
2	8 latch	74HC573D Philips Sem.	0.77	1.54
1	ADuC812		29.00	29.00
2	Memoria Flash 1 Mb	AM29F800BB-90SC AMD	16.20	32.40
4	Capacidad céramica 100 nF		0.10	0.40
21	Capacidad SMD 1206		0.04	0.84
1	Cristal 11.059 MHz		0.56	0.56
1	Capacidad SMD Tántalo (10 uF)		0.10	0.10
1	Conector F de 9 vías (serie)		2.02	2.02
3	LED		0.15	0.45
2	Amplificador operacional (4)	LM324M National Sem.	0.47	0.94
1	MAX232	MAX232N Texas Instr.	1.72	1.72
5	Pulsador		0.20	1.00
15	Resitencia SMD		0.04	0.60
1	Inversor trigger Schmitt séxtuple	74HC14D Philips Sem.	0.29	0.29
1	Display LCD		11.20	11.20
1	Caja metálica		19.00	19.00
1	Conectores, jumpers		2.00	2.00
			Total:	104.62
			IVA (16%)	16.74
			Total IVA	121.36
1	Montaje placa metalizada		52.00	52.00
			IVA (16%)	8.32
			Total IVA	60.32
			TOTAL	156.62
			TOTAL IVA	181.68

### Módulo adquisición y grabación de datos

#### Otros

Nº	Descripción	Código / Fabricante	Precio unidad (€)	Precio total (€)
2	Batería ácida de plomo, 12V (1.2Ah)		22.24	44.48
1	Conectores alimentación, cables		3.00	3.00
			Total:	47.48
			IVA (16%)	7.60
			Total IVA	55.08

Nº	Descripción	Código / Fabricante	Precio unidad (€)	Precio total (€)
1	Ordenador Pentium IV		800.00	800.00
1	Cable serie comunicación PC		3.00	3.00
			Total:	803.00
			IVA (16%)	128.48
			Total IVA	931.48

#### Material accesorio

El capítulo de material se puede resumir de la siguiente manera:

	Total	IVA (16%)	Total IVA
Módulo Captación y filtrado bandas	249.71	39.95	289.66
Módulo Adquisición y grabación datos	156.62	25.06	181.68
Otros	47.48	7.60	55.08
TOTAL PLACAS	453.81	72.61	526.42
Material accesorio	803.00	128.48	931.48
TOTAL	1256.81	201.09	1457.90

#### **Resumen Material**

### 5.2 Recursos humanos

n

.

La tabla siguiente resume el gasto en recursos humanos (donde no se ha tenido en cuenta el montaje de las placas PCB, que se incluye en el apartado de material). Se considera que el trabajo de diseño lo realizará un ingeniero cualificado, a razón de 30 €hora, mientras que el trabajo de montaje y verificación de las placas lo realizará un técnico de grado medio, a razón de 20 €hora.

Recursos num	anos		
Horas trabajo	Descripción actividad	Precio hora (€)	Precio total (€)
80 h	Cálculo y diseño de la placa de captación y filtrado	30	2400
40 h	Montaje y verificación de la placa de captación y filtrado	20	800
60 h	Diseño de la placa del microcontrolador	30	1800
40 h	Montaje y verificación de la placa del microcontrolador	20	800

		Total:	9200
40 h	Puesta a punto final de todo el sistema	30	1200
40 h	Programación del microcontrolador	30	1200

Si el trabajo fuera realizado por una única persona, le ocuparía un tiempo de 7.5 semanas (a razón de 40 h/semana). Si a esto se añade el tiempo de realización de las placas PCB, no incluido aquí, el proyecto completo podría tener una duración máxima de unas 9 semanas. Este tiempo se podría reducir a unas 5 semanas en el caso de que se trabajara paralelamente en la elaboración de los dos módulos principales.

### **6** Conclusiones y perspectivas

En el presente proyecto se ha diseñado un sistema de adquisición de datos autónomo para el estudio de las bandas de sombra durante eclipses totales de Sol. El sistema consta de dos módulos diferenciados, uno de captación y filtrado de la señal, y un segundo módulo independiente del anterior de adquisición y grabación de los datos. Se ha construido un prototipo que ha funcionado correctamente, y con el cual se han obtenido resultados de las bandas de sombra del último eclipse, registrado en Australia el pasado 4 de diciembre del 2002. Sin embargo, en el módulo de detección, que utiliza 8 fotodetectores, dos de ellos fallaron. Este problema debería solventarse para las próximas medidas, a realizar previsiblemente en la Antártida el próximo 23 de noviembre del 2003.

Además, existen diversas mejoras que se pueden introducir en el sistema, ya sea pequeñas modificaciones sobre el prototipo existente como cambios más sustanciales en el diseño.

- En el módulo de adquisición de datos, una primera mejora sencilla consistiría en reprogramar el microcontrolador utilizando el display, de manera que se pudiera acceder a las diferentes opciones del programa (grabar, borrar memoria, descargar datos, etc.) a través de los menús que aparecerían en pantalla.
- Además, las memorias Flash utilizadas podrían substituirse con memorias Compact Flash, de hasta 1 Gbyte, con lo que se dispondría de un tiempo de medida mucho más largo que con el sistema actual.
- Los cambios más sustanciales hacen referencia al diseño de un sistema de captación más versátil en lo que a ganancias se refiere, que no deberían estar fijadas para unas condiciones concretas de luz (condiciones que varían de un eclipse a otro). Estos cambios afectarían a los dos sistemas conjuntamente, ya que ambos deberían interactuar de manera que fuera el propio microcontrolador el que regulara las ganancias del sistema analógico para asegurar un rango dinámico óptimo. En la placa de filtrado se podrían substituir las resistencias y potenciómetros actuales que determinan las diferentes ganancias y centrado de las señales por resistencias digitales controladas por el microcontrolador. Este control y ajuste debería realizarse durante los instantes iniciales en los que se aprecian bandas de sombra, y permanecer fijo durante el resto del tiempo de medida.

## 7 Bibliografía

- [Cod86] J.L. Codona, "The scintillation theory of eclipse shadow bands", *Astron. Astrophys.* 164, 415-427 (1986).
- [Cod91] J.L. Codona, "The Enigma of Shadow Bands", Sky Telesc. 81, 482-487 (1991).
- [Hul71] M.E. Hults, R.D. Burgess, D.A. Mitchell, D.W. Warn, "Visual, Photographic and Photoelectric Detection of Shadow Bands at the March 7, 1970, Solar Eclipse", *Nature* 231, 255-258 (1971).
- [Jon94] B.W. Jones, C.A.L. Jones, "Shadow bands during the total solar eclipse of 11 July 1991", *J. Atmos. Terr. Phys.* **56** (12), 1535-1543 (1994).
- [Jon96] B.W. Jones, "Shadow bands during the total solar eclipse of 3 November 1994", J. *Atmos. Terr. Phys.* **58** (12), 1309-1316 (1996).
- [Jon99] B.W. Jones, "Shadow bands during the total solar eclipse of 26 February 1998", J. Atmos. Solar-Terr. Phys. **61** (13), 965-974 (1999).
- [Mal94] A.P. Malvino, <u>Principios de Electrónica</u>, McGrawHill, Madrid (1994).
- [Mar84] L.A. Marschall, "Shadow Bands Solar Eclipse Phantoms", *Sky Telesc.* **67**, 116-118 (1984).
- [Mar84b] L.A. Marschall, R. Mahon, R.C. Henry, Observations of shadows bands at the total solar eclipse of 16 February 1980, *Appl. Opt.* **23** (23), 4390-4393 (1984).
- [Min54] M. Minnaert, <u>The Nature of light and Color in the Open Air</u>, Dover, New York (1954).
- [Web1] http://sunearth.gsfc.nasa.gov/eclipse/SEcat/SEdecade2001.html.
- [Web2] http://www.8052.com/tut8051.phtml.
- [Zir95] J.B. Zirker, <u>Total eclipses of the sun</u>, Princeton University Press, Princeton, New Jersey (1995).

## 8 Agradecimientos

A Eduard Masana, quien tuvo la idea de este Proyecto. A Mercè Urquizu, por su colaboración y medidas en el desierto australiano. Al Dr. Jordi Torra, por su idea de añadir los filtros dicroicos.

Al Dr. Mauricio Moreno y a la Dra. Gemma Hornero, por su ayuda en la caracterización de los fotodiodos.

Al Dr. Óscar Ruiz, por su ayuda en el diseño del circuito de filtrado de señal.

Al Dr. Sebastià Bota y al Dr. Genís Chapinal, por su ayuda en el pasado.

Al Dr. Pepe Bosch, por ser más que un director.

### 9 Anexos

### 9.1 Datasheets

Los *datasheets* se incluyen dentro de un CD. Aquí se proporciona una lista de los elementos de los que se adjunta el *datasheet* y del nombre de archivo correspondiente.

Descripción	Código / Fabricante	Datasheet
Fotodiodo	S1223-01, Hamamatsu	Ham_Si_photodiode.pdf
		S1223-01.pdf
Amlificador operacional JFET cuádruple	TL084CN, Texas Instr.	TL084.pdf
Filtro dicroico 45º Rojo / Azul	L43-454 Edmund Industrial Opt.	Ver catálogo Edmund
Puerta NAND de 2 entradas cuádruple	74HC00D, Philips Sem.	74HC_HCT00.pdf
Puerta AND de 2 entradas cuádruple	74HC08D, Philips Sem.	74HC_HCT08.pdf
Latch D transparente octal	74HC573D, Philips Sem.	74HC_HCT573.pdf
ADuC812	ADuC812, Analog Devices	ADuC812.pdf
		ADuC812_qrg.pdf
Memoria Flash 1 Mbyte	AM29F800BB-90SC AMD	AM29F800B.pdf
Amplificador operacional cuádruple	LM324M National Sem.	NSLM324.pdf
Driver / Receiver RS232	MAX232N Texas Instr.	MAX232_TI.pdf
Inversor trigger Schmitt séxtuple	74HC14D Philips Sem.	74HC_HCT14.pdf
Display LCD	LMD016 Hitachi	LCD_LM016.pdf

## 9.2 Listado del programa "Frangfrec.asm"

•		
,	E-t-1- M-stis B-d	
; Autor:	Estela Martin Bado	DSa
; Fecha:	10 Noviembre 200	2
: Archivo:	Frangfree.asm	
· Hardwara	ADuC812	
, Haiuwaie.	ADuC812	
; Descripción:	Programa de conve	ersión AD y grabación en memoria de los datos
:	de 8 canales analós	vicos, a una cierta frecuencia de muestreo.
•	que se puede escer	or ontro 1kHz v 500Hz. El programa pormita
,	que se puede escog	el entre TKHZ y 500HZ. El programa permite
;	borrar la memoria	y descargar los datos a través del puerto
•	serie. Los botones	nara escoger las diferentes acciones son:
,	Potén Stort/Dauca	Into comba/pausa
,	Boton Start/Fausa,	into . graba/pausa
,	Botón Serie, Int1 :	descarga puerto serie
	Botón BorraM, P3	.5 : borrar memoria
	Botón Frecuencia.	P3.4 : cambiar frecuencia de muestreo
;		
\$MOD812		; Use 8052&ADuC812 predefined symbols
; botones		
BUT_ER EQU	P3.5	; botón BorraM
BUT FR EOU	P3.4	: botón Frecuencia
bol_in Eqe	15.1	, boton i recuciicia
, frecuencia de muest	reo	
FIEMPL1 EOU	066h	: periodo de recarga de T2 =
FIEMDUI EOU	OFCh	$= (10000 \text{ EC66b}) \times 1.095 \text{ ms} =$
I LEWIF HI EQU	UPCII	$-(100001-FC001)^{-1}.085$ US =
		$= 922 \times 1.085 \text{ us} = 1 \text{ ms} (\text{fs}=1 \text{ kHz})$
FIEMPL2 EOU	0CDh	= (10000h-F8CDh)*1.085 us =
TIEMPH2 EOU	OESP	$= -18/3*1085uc - 2 mc (f_{2}-500 Hz)$
I IEMIFTIZ EQU	01.011	$-1045 \cdot 1.005 \text{ us} = 2 \text{ IIIs} (1\text{s}=500 \text{ mz})$
ADC mode de conv	orción	
	0.01	
ADC_MOD EQU	060h	; modo ADC: normal + tiempo conv.:
		; ADCclk=Mclk/M,Tag=N/ADCclk
		· Todo-16 ADColle   Tog-M/Molle (16   N)
		; $1auc=10ADCcik+1aq=Wi/Wicik \cdot (10+N)$
		; en este caso M=4,N=1 -> Tadc=6.15us
· External Elash Com	andos	
, External Flash, COII		· · · · · · ·
EXF_PA1 EQU	0AAAh	; secuencia de direcciones y datos
EXF PD1 EOU	0AAh	: para Programar la memoria
EVE DATEOU	0555h	Elash aVtorma
LAF_FA2 EQU	055511	, Mash CAtefila
EXF_PD2 EQU	055h	
EXF_PA3 EOU	0AAAh	
EVE DD2 EQU	0.4.0b	
EAF_FD3 EQU	UAUII	
EXE EALEOU	0AAAh	: para borrar Chip entero (Chip Erase)
EVE EDI EQU	04.41-	, pur obtra Chip chiefo (Chip Liase)
eaf_edi EQU	UAAh	; o un sector (Sector Erase)
EXF_EA2 EQU	0555h	; los 5 primeros ciclos igual
EXE ED2 FOU	055h	: cambia el 6º
	0.0.0.1	, cambia ci o
EAF_EA3 EQU	UAAAh	
EXF_ED3 EQU	080h	
FXF FA4 FOU	0 A A A b	
LAT_EAH EQU		
EXF_ED4 EQU	0AAh	
EXF EA5 EOU	0555h	
EXE EDS FOU	055h	
LAT_EDJ EQU	05511	
EXF_EA6 EQU	0AAAh	; Dirección para Chip Erase
EXF ED6 EOU	010h	; Dato para Chip Erase
EXE SDA FOU	0305	nara Sector Frase se none au dirección
LAT_SU0 EQU	05011	, para Sector Erase se pone su dirección
		; y este dato (EXF_SD6)
EXF_RD EQU	0F0h	; Dato para Reset, cualquier dirección
		-
Posiciones límites m	nemoria	
OPP_INI EOU	000h	; página inicial memoria 1
	010b	: página inicial memoria ?
DIT_M2 EQU	01011	, pagina iniciai memoria 2
JPP_MAX EQU	020h	; valor máximo de DPP
		; $(20h = 2^{4} = 2^{16} = 2^{21} = 2 Mb)$
Codificación de la P	ausa	
PAUS EQU	1010000b	; pausa: canal 10, dato 0
-		•

;			; BEGINNING OF CODE
CSEG			
ORG 0000h	JMP	MAIN	; jump to main program
, ORG 0003h	IMP	FXT0 INT	; INTERRUPT VECTOR SPACE ; External Int0, botón Start/Pausa
ORG 0013h	JIVII	EXTO_INT	; External Int1, botón Serie
ORG 002BH	JMP I	EXT1_INT	; Timer2 ISR
	JMP	T2_INT	
;=====================================	======================================		; MAIN PROGRAM
MAIN:			
; SP	MON		
	MUV	SP,#60h	
; INTERRU	SETB	EA	; enable interrupts
	SETB	EX0	; enable interrupt 0
	SETB	EX1	; enable interrupt 1
; PRECONF	IGURE TIM	IER2	
· nor defecto	MOV	T2CON,#00h ( $ts=2ms$ , $fs=500Hz$ )	; modo recarga
, por defecto	MOV	RCAP2L,#TIEMPL2	; valor de recarga
	MOV	RCAP2H,#TIEMPH2	
	MOV MOV	TL2,#TIEMPL2 TH2,#TIEMPH2	; valor inicial
	ICUPE AD	<b>a</b>	
, FRECON	MOV	ADCCON1,#ADC_MO	D
; PRECONF	FIGURE DAG	C (para LEDS)	
	MOV	DACCON,#0FFh	; modo de DAC, en DAC0L=255/0 (LED0 amarillo ON/OFF) ; DAC1L=255/0 (LED1 rojo ON/OFF)
; PRECONF	IGURE EXT	FERNAL FLASH	
	MOV MOV	DPP,#DPP_INI DPTR,#0	; dirección de memoria inicial
; Posiciones	memoria ini	cialmente, en registros	
	CLR	RS0 RS1	
	MOV	R0,#DPP_INI	
	MOV MOV	R1,#0	
;		K2,#0	
; INICIO PR	ROGRAMA		
	MOV MOV	DAC0L,#255	; led amarillo on
; espero 1s	WIO V	DAC1L,#0	, 100 1010 011
	SETB	RSO	
	SETB MOV	RS1 R4 #2	
FREQ:	1110 4	1.7,112	
-	CALL	DELAY1S	
	DJNZ IMP	K4,BOTFR FINEREC	
BOTFR:	JB	BUT_FR,FREQ	; wait for button press
	CALL	DELAY	; pause 100ms
. Cohe	JB ada batén f	BUT_FR,FREQ	; ensure button wasn't false trigger
, se na apret	ado boton, fr MOV	RCAP2L.#TIEMPL1	: valor de recarga
	MOV	RCAP2H,#TIEMPH1	,
	MOV	TL2,#TIEMPL1	; valor inicial
	MOV	1H2,#HEMPH1	

; led amaril	lo on y off, c MOV CALL	ue indica el cambio de freo DAC0L,#0 DELAY1S	cuencia ; led amarillo off
	MOV	DAC0L,#255	; led amarillo on
FINFREC:	CLR CLR MOV MOV	RS0 RS1 R5,#0 R7,#0	; registro de pausa/start (Graba=0) ; registro de fin de descarga serie (FinSerie=0)
W_BUT_E	CJNE CJNE JB CALL JB MOV CALL MOV CALL JMP	R7,#0,ACABA R5,#0,GRAB BUT_ER,W_BUT_E DELAY BUT_ER,W_BUT_E DPP,#DPP_INI ERAS_MEM DPP,#DPP_M2 ERAS_MEM W_BUT_E	; wait for button press ; pause 100ms ; ensure button wasn't false trigger ; borra memoria 0 ; borra memoria 1
GRAB:	CALL JMP	GRAB_DADES W_BUT_E	
ACABA:	CLR MOV XRL MOV XRL MOV CALL JMP	EA A,#255 A,DAC0L DAC0L,A A,#255 A,DAC1L DAC1L,A DELAY1S ACABA	; complementa led amarillo ; complementa led rojo
;			
·			
			; SUBROUTINES
; INTERRU	PCIONES_		; SUBROUTINES
; INTERRU EXT0_INT	PCIONES_ PUSH CLR CLR MOV XRL MOV POP CALL CALL CALL RETI	PSW RS0 RS1 A,#255 A,R5 R5,A PSW DELAY DELAY DELAY	; SUBROUTINES ; complementa R5 (Graba) ; Pausa - Graba ; delay 100 ms
; INTERRU EXTO_INT	PCIONES_ PUSH CLR CLR MOV XRL MOV POP CALL CALL CALL RETI 	PSW RS0 RS1 A,#255 A,R5 R5,A PSW DELAY DELAY DELAY DELAY	; SUBROUTINES ; complementa R5 (Graba) ; Pausa - Graba ; delay 100 ms
; INTERRU EXTO_INT ; EXT1_INT	PCIONES_ PUSH CLR CLR MOV XRL MOV POP CALL CALL CALL RETI CLR SETB CLR MOV MOV CALL MOV MOV CALL MOV MOV RETI	PSW RS0 RS1 A,#255 A,R5 R5,A PSW DELAY DELAY DELAY DELAY PX1 PT1 EX1 DAC0L,#0 DAC1L,#255 SERIE R7,#1 DAC0L,#255	; SUBROUTINES ; complementa R5 (Graba) ; Pausa - Graba ; delay 100 ms ; Timer1 más prioridad que Int1 ; disable Int1 ; led amarillo off ; led rojo on ; FinSerie=1 ; led amarillo on

; CONVERSIONES Y MEMORIA\_

GRAB_DA	DES:		
	MOV MOV	DAC0L,#255 DAC1L,#255	; led amarillo on ; led rojo on
; lee posició	n de la memo CLR	oria actual RS0	
	CLR	RS1	
	MOV	DPP,R0	
	MOV	DPH,R1	
	MOV	DPL,R2	
; Empieza co	onversiones y	a grabar	Marillana
	NOV	K0,#0 ET2	; MemLiena=0 ; enable Timer? interrupt
	SETB	TR2	; lanza Timer2
; Espera aqu	í hasta pulsa	botón Int0 (Start/Pausa) d	e nuevo
LS_IAUS.	CINE	R5 #0.\$	
	CALL	PAUSA	
RET	0.122		
;			
ADCCONV	:	; conversion	les ADC
	MOV	ADCCON2,R3	; selecciona canal ADC
	SETB	SCONV	; inicia SCONV ('single conversion')
WAIT ADO	٦.		· comprueba fin conversión
wini_nbc	MOV	C.ADCI	: si no, espera hasta que se acabe
	JNC	WAIT_ADC	, , , , , , , , , , , , , , , , , , ,
	MOV	Ρ4 ΑΠCΠΑΤΑΗ	· high nibble and channel ID
	CALL	GRABX	, ingli inoble and channel iD
	CINE	R6.#0.FIN ADC	, Bruou en memoria
	MOV	R4,ADCDATAL	; ADC result low byte
	CALL	GRABX	; graba en memoria
	CJNE	R6,#0,FIN_ADC	; si MemLlena=1, acaba conversiones
	CLR	ADCI	
	INC	R3	; incrementa canal
	CJNE	R3,#8,ADCCONV	; hace 8 canales (0-7)
FIN ADC:			
_	RET		
;			
PAUSA:	CLD	ETO	disable Time O Let
	CLK MOV	E12 DACOL #255	; disable 11mer2 int
	MOV	DAC1L #0	: led rojo off
: escribe pau	isa en memor	ia	, 100 1030 011
, I	CLR	RS0	
	CLR	RS1	
	MOV	R4,#PAUS	; canal 10, dato 0
	CALL	GRABX	
	MOV	R4,#0	; low byte = $0$
· Croho posi	CALL ción do mom	GRABA oria actual	
, Graba posi	MOV	R0 DPP	
	MOV	R1.DPH	
	MOV	R2,DPL	
	MOV RET	R6,#1	; parará conversiones
; GRABX <sup>.</sup>			
	, .		<b>1.</b> \
; guarda pos	ición de men PUSH PUSH	noria actual (DPP no hace f DPH DPL	alta)
; modo escri	tura MOV	DPTR,#EXF_PA1	

	MOV MOVX MOV MOV MOVX MOV MOV	A,#EXF_PD1 @DPTR,A DPTR,#EXF_PA2 A,#EXF_PD2 @DPTR,A DPTR,#EXF_PA3 A,#EXF_PD3 @DPTR.A				
; graba datos						
-	POP	DPL	; recupera posición de memoria			
	POP	DPH				
	MOV	A,K4	; lo que haya puesto en ADCCON v			
FIN PROG	MOVA	edi IK,A	: la operación de escritura ha acabado			
; comprueba	si final de m	emoria	, la operación de eseritara na acabado			
, I	INC	DPTR				
	MOV	A,DPP				
	CJNE	A,#DPP_MAX,FIN_GX	; si memoria llena			
	CLR	E12 TD2	; para de grabar			
	MOV	1K2 R5 #0	· Graha-0			
	MOV	R6 #1	: así parará conversiones			
	MOV	R7,#1	; y también el programa			
FIN_GX:	RET					
; ERAS_MEN	И:					
	MOV	DAC0L,#255	; led amarillo on			
	MOV	DAC1L,#255	; led rojo on			
	MOV	DPTR,#EXF_EAT				
	MOVX	@DPTR A				
	MOVA	DPTR.#EXF EA2				
	MOV	A,#EXF ED2				
	MOVX	@DPTR,A				
	MOV	DPTR,#EXF_EA3				
	MOV	A,#EXF_ED3				
	MOVX	@DPTR,A				
	MOV	DPTR,#EXF_EA4				
	MOVX	@DPTR_A				
	MOV	DPTR,#EXF EA5				
	MOV	A,#EXF_ED5				
	MOVX	@DPTR,A				
	MOV	DPTR,#EXF_EA6	; borra todo el chip			
	MOV	A,#EXF_ED6				
	MOVX	WDP1K,A				
	PUSH	PSW				
	SETB	RS0				
	SETB	RS1				
	MOV	R3,#5	; se espera 5s, led rojo interm.			
DLYM:	MOV	DAC1L,#0	; led rojo off			
	CALL	DELAYIS	. led with the			
		DACIL,#255 DELAVIS	; led rojo on			
	DINZ	R3.DLYM				
	POP	PSW				
; mirando bi ETOGGLE:	ts de toggle d	e la memoria				
	MOVX	A,@DPTR	; lee datos			
	MOV	C,ACC.7	; DQ7			
	JC MOV	FIN_ERAS	; si $DQ/=1$ , erase completed			
	INC	C,ACC.5 ETOGGI F	, υγς · si DO5=0, empieza comprobación			
	MOVX	A.@DPTR	; si DO5=1, lee datos			
	MOV	C,ACC.7	; DQ7			
	JC	FIN_ERAS	; si DQ7=1, erase completed			
ER_MEM: N	MOV	DAC1L,#255	; a partir de aquí error			
	MOV	DAC0L,#0				
	MOV	DELATIS DACOL #255				
		Dr. COL, 11 200				

Proyecto Final de Carrera Ingeniería Electrónica (Estela Martín Badosa)

	CALL	DELAY1S	
FIN_ERAS:	MOV MOV RET	DAC0L,#0 DAC1L,#0	; la operación de erase ha acabado con éxito ; led amarillo off ; led rojo off
; SERIE:		; Leyendo memoria y en	viando al puerto serie
; Configurac	ión Timer1 MOV MOV MOV MOV	TMOD,#20h TH1,#253 TL1,#253	; 00100000 modo recarga Timer1 ; valor de recarga (9600 baudios) ; valor inicial
; Configurac	ión Puerto S CLR SETB	Serie SM0 SM1	; modo 1 (8-bit UART)
; prepara me	moria para MOV MOV	leer DPP,#DPP_INI DPTR #0	; dirección inical
	MOV MOVX MOV CALL	A,#EXF_RD @DPTR,A DPTR,#0 DELAY10	; reset de la memoria ; (cualquier dirección es válida)
; leyendo y e	enviando da SETB	tos TR1	; lanza Timer1 (puerto serie)
LEEX:	MOVX CALL	A,@DPTR DELAY10	; lee de la memoria
	CLR MOV JNB CLR	TI SBUF,A TI,\$ TI	; envía dato en A al puerto serie
; comprueba	si final mer INC MOV CJNE	noria DPTR A,DPP A,#DPP_MAX,LEEX	
	CLR RET	TR1	; para Timer1 (deja de descargar)
; DELAYS	ГІЕМРО		
DELAY:			; delay 100ms
DLY1:	PUSH SETB MOV MOV DINZ DEC JNZ POP RET	PSW RS0 RS1 A,#200 R0,#229 R0,\$ A DLY1 PSW	; 200 * 500us = 100ms ; 229 * 2.17us = 500us ; 2 ciclos = 2 * 1.085us = 2.17us
; DELAY1S:			; delay 1s
DLY2:	PUSH SETB SETB MOV CALL DJNZ POP RET	PSW RS0 RS1 R1,#10 DELAY R1,DLY2 PSW	; 10 * 100ms = 1s
; DELAY10:			; delay 10us

 PUSH
 PSW

 SETB
 RS0

 SETB
 RS1

 MOV
 R2,#5
 ; 5 \* 2. 17us = 10.85us

 DJNZ
 R2,\$
 ; 2 ciclos = 2 \* 1.085us = 2.17us

 POP
 PSW
 RET

END

### 9.3 Listado del programa "port.frm"

```
VERSION 5.00
Object = "{648A5603-2C6E-101B-82B6-00000000014}#1.1#0"; "MSCOMM32.OCX"
Begin VB.Form frmport
             = &H800000E&
 BackColor
 BorderStyle = 1 'Fixed Single
 Caption
          = "Recollida dades Experiment Estela"
 ClientHeight = 5184
 ClientLeft = 48
 ClientTop
            = 336
 ClientWidth = 4680
 Icon
          = "port3.frx":0000
 LinkTopic = "Form1"
 MaxButton = 0 'False
 MinButton
              = 0 'False
 ScaleHeight = 5184
 ScaleWidth = 4680
 StartUpPosition = 3 'Windows Default
 Begin VB.PictureBox picbotons
   Align
            = 2 'Align Bottom
   Appearance = 0 'Flat
BackColor = &H80000004&
   BorderStyle = 0 'None
   ForeColor = \&H80000008\&
Height = 405
            = 0
   Left
   ScaleHeight = 408
   ScaleWidth = 4680
            = 0
= 4776
   TabIndex
   Top
   Width
              = 4680
   Begin VB.CommandButton cmdEscoltar
    Caption
               = "Escoltar"
               = 315
    Height
    Left
              = 1440
    TabIndex
              = 1
              = 60
    Top
    Width
               = 1755
   End
 End
 Begin MSCommLib.MSComm MSComm
   Left
            = 24
   Top
             = 0
             = 995
   _ExtentX
              = 995
   _ExtentY
   Version
              = 393216
   DTREnable = -1 'True
 End
End
Attribute VB_Name = "frmport"
Attribute VB_GlobalNameSpace = False
Attribute VB_Creatable = False
Attribute VB_PredeclaredId = True
Attribute VB_Exposed = False
Dim n As Integer
Dim i As Integer
Private Sub cmdEscoltar_Click()
If cmdEscoltar.Caption = "Escoltar" Then
  ObrirFitxers
  MSComm.PortOpen = True
  MSComm.RThreshold = 1
                           'Notifica 1 evento por carácter que llega
                          'Transmite caracteres de 1 en 1
  MSComm.InputLen = 1
  cmdEscoltar.Caption = "Penjar"
Else
  If MSComm.PortOpen Then MSComm.PortOpen = False
  cmdEscoltar.Caption = "Escoltar"
  TancarFitxers
 Cls
End If
End Sub
Function TancarFitxers()
```

For i = 0 To 8 n = i + 10Close #n Next End Function Function ObrirFitxers() Dim ci As String \* 1 Dim fitxer As String For i = 0 To 8 ci = Trim(Str(i)) $fitxer = "C: \prova" + ci + ".txt"$ n = i + 10Open fitxer For Output As #n Next End Function Private Sub MSComm\_OnComm() Dim b As Variant Dim c As Variant Select Case MSComm.CommEvent Case comEvReceive ' Do While MSComm.InBufferCount < 1 DoEvents ' Loop b = MSComm.Input 'Si inputlen==1 recibe un solo carácter c = MSComm.InputOn Error GoTo be  $dec_b = Asc(b)$ On Error GoTo ce  $dec_c = Asc(c)$ GoTo fi be:  $dec_b = 0$ On Error GoTo ce  $dec_c = Asc(c)$ GoTo fi ce:  $dec_c = 0$  $n = Int(dec_b / 16) + 10$ fi:  $n = Int(dec_b / 16) + 10$ If n = 10 Or n = 11 Or n = 12 Or n = 13 Or n = 14 Or n = 15 Or n = 16 Or n = 17 Then Print #n, (dec\_b Mod 16) \* 256 + dec\_c Print Int(dec\_b / 16), (dec\_b Mod 16) \* 256 + dec\_c Else If n = 20 Then  $i = (dec_b Mod 16) * 256 + dec_c$ If i = 0 Then For i = 0 To 8 n = i + 10Print #n, "P" Print "P" Next Else n = 18Print #n, "Error P", i Print "Error P" End If Else n = 18Print #n, "Error", dec\_b, dec\_c Print "Error", dec\_b, dec\_c End If n = 18Print #n, ((dec\_b - 128) \* 256 + dec\_c) / 10 Print "T", dec\_b, dec\_c, ((dec\_b - 128) \* 256 + dec\_c) / 10 End If End Select End Sub

# Lista de Figuras

Figura 1: Dibujo de las bandas de sombra sobre la fachada de una casa de Sicilia (Italia) durante el eclipse del 22 de diciembre de 1870 [Cod91]1
Figura 2: Esquema del mecanismo de formación de las bandas debido a la presencia de células turbulentas
Figura 3: Esquema de la irradiancia de la luz momentos antes de un eclipse total de Sol5
Figura 4: Esquema de la disposición de los 8 fotodetectores7
Figura 5: Captura de pantalla del programa " <i>Irradiància Solar</i> ". La gráfica inferior muestra la irradiancia del Sol una vez atravesada la atmósfera, 60 s antes de la totalidad del eclipse de Sol del 4 de diciembre de 2002, en Stuart Highway (Australia)
Figura 6: (a) Transmitancia de los filtros dicroicos azul y rojo. (b) Esquema de la disposición de los filtros para obtener tres distribuciones, roja (R), azul (B) y verde (G). (c) Distribución espectral de los tres canales R, B y G. (d) Distribución espectral teniendo en cuenta el espectro solar, 60 s antes de la totalidad
Figura 7: Curva de sensibilidad espectral del fotodiodo Hamamatsu S1223-01 10
Figura 8: Esquema del circuito de medida de linealidad de los fotodetectores
Figura 9: Curvas de la corriente de salida en función de la iluminancia, para diferentes valores de Vr (proporcionadas por Hamamatsu)
Figura 10: Curva de linealidad de los fotodiodos Hamamatsu S1223-01. Comparación entre los resultados de caracterización y la recta del fabricante
Figura 11: Captura de pantalla del programa " <i>Irradiància Solar</i> ". La gráfica inferior muestra el espectro de la intensidad de salida de un detector Hamamatsu S1223-01 cuando la luz del Sol atraviesa el filtro "Dic_RB_P" (B, azul), 60 s antes de la totalidad. En el panel izquierdo se muestra la irradiancia incidente, teniendo en cuenta el filtro (0.068 $W/m^2$ ), así como el flujo energético total que llega al detector (0.884 $\mu$ W), y la correspondiente intensidad de salida (0.24 $\mu$ A).
Figura 12: Intensidad de salida en función del tiempo antes de la totalidad, para la luz de fondo y para los canales rojo, verde y azul. Para estos dos últimos, la intensidad está multiplicada por un factor 10 <sup>-1</sup>
Figura 13: Esquema de la etapa de amplificación y conversión I-V14
Figura 14: Esquema del filtro total y su efecto sobre la señal de entrada: la etapa I-V da una señal entre 0 y 2.5 V, y la etapa de filtrado filtra y amplifica las bandas de sombra15
Figura 15: Esquema del circuito correspondiente al filtro pasa-altos
Figura 16. Esquema del circuito de filtrado utilizado para su simulación en PSPICE17
Figura 17: Análisis de la respuesta en frecuencia del circuito de filtrado de la señal, del circuito total (verde), o de la etapa 1 (rojo) y 2 (azul) por separado

Figura 18: Simulación PSPICE del circuito de filtrado. (a) Intensidad estímulo de entrada (fondo+bandas) y (b) ampliación. (c) Voltajes de salida sin filtrar y filtrado y (d)
ampliación19
Figura 19: Gráfico de la respuesta del filtro, prueba experimental19
Figura 20: Esquema del circuito diseñado para simular el comportamiento del comparador de ventana
Figura 21: (a) Esquema del circuito diseñado para simular el comportamiento del comparador de ventana. (b) Resultado de la simulación: tensión a la salida en función de la tensión de entrada
Figura 22: Esquemático correspondiente al fotodetector F ("fot0") y B1 ("fot1")22
Figura 23: Foto de las diferentes placas con los fotodiodos y el sistema dicroico
Figura 24: <i>Layout</i> de la placa de filtrado 1: <i>top view</i> 25
Figura 25: <i>Layout</i> de la placa de filtrado 1: <i>bottom view</i>
Figura 26: <i>Layout</i> de la placa de filtrado 2: <i>top view</i> 27
Figura 27: <i>Layout</i> de la placa de filtrado 2: <i>bottom view</i>
Figura 28: <i>Layout</i> de la placa de filtrado 3: <i>top view</i>
Figura 29: <i>Layout</i> de la placa de filtrado 3: <i>bottom view</i>
Figura 30: Esquemático de la placa de adquisición de datos con el microcontrolador
ADuC812
ADuC812.       32         Figura 31: Diagrama de bloques funcional del ADuC812.       33         Figura 32: Esquema del <i>buffer</i> de entrada de las señales analógicas.       35         Figura 33: Ciclos de lectura (a) y escritura (b) a una memoria externa del microcontrolador.       36         Figura 34: Esquema del circuito de demultiplexado de datos y direcciones.       36         Figura 35: Pines del LCD.       38         Figura 36: Esquema del circuito lógico.       39
ADuC812.       32         Figura 31: Diagrama de bloques funcional del ADuC812.       33         Figura 32: Esquema del <i>buffer</i> de entrada de las señales analógicas.       35         Figura 33: Ciclos de lectura (a) y escritura (b) a una memoria externa del microcontrolador.       36         Figura 34: Esquema del circuito de demultiplexado de datos y direcciones.       36         Figura 35: Pines del LCD.       38         Figura 36: Esquema del circuito lógico.       39         Figura 37: Esquemático del circuito de reset.       40
ADuC812.       32         Figura 31: Diagrama de bloques funcional del ADuC812.       33         Figura 32: Esquema del <i>buffer</i> de entrada de las señales analógicas.       35         Figura 33: Ciclos de lectura (a) y escritura (b) a una memoria externa del microcontrolador.       36         Figura 34: Esquema del circuito de demultiplexado de datos y direcciones.       36         Figura 35: Pines del LCD.       38         Figura 37: Esquemático del circuito lógico.       39         Figura 38: Fotografías de la placa de adquisición y grabación de datos.       41
ADuC812.       32         Figura 31: Diagrama de bloques funcional del ADuC812.       33         Figura 32: Esquema del <i>buffer</i> de entrada de las señales analógicas.       35         Figura 33: Ciclos de lectura (a) y escritura (b) a una memoria externa del microcontrolador.       36         Figura 34: Esquema del circuito de demultiplexado de datos y direcciones.       36         Figura 35: Pines del LCD.       38         Figura 36: Esquema del circuito lógico.       39         Figura 37: Esquemático del circuito de reset.       40         Figura 38: Fotografías de la placa de adquisición y grabación de datos.       41         Figura 39: Layout de la placa de adquisición: top view.       43
ADuC812.       32         Figura 31: Diagrama de bloques funcional del ADuC812.       33         Figura 32: Esquema del <i>buffer</i> de entrada de las señales analógicas.       35         Figura 32: Ciclos de lectura (a) y escritura (b) a una memoria externa del microcontrolador.       36         Figura 34: Esquema del circuito de demultiplexado de datos y direcciones.       36         Figura 35: Pines del LCD.       38         Figura 36: Esquema del circuito lógico.       39         Figura 37: Esquemático del circuito de reset.       40         Figura 38: Fotografías de la placa de adquisición y grabación de datos.       41         Figura 39: Layout de la placa de adquisición: top view.       43         Figura 40: Layout de la placa de adquisición: bottom view.       44
ADuC812.       32         Figura 31: Diagrama de bloques funcional del ADuC812.       33         Figura 32: Esquema del <i>buffer</i> de entrada de las señales analógicas.       35         Figura 32: Ciclos de lectura (a) y escritura (b) a una memoria externa del microcontrolador.       36         Figura 34: Esquema del circuito de demultiplexado de datos y direcciones.       36         Figura 35: Pines del LCD.       38         Figura 36: Esquema del circuito lógico.       39         Figura 37: Esquemático del circuito de reset.       40         Figura 38: Fotografías de la placa de adquisición y grabación de datos.       41         Figura 40: Layout de la placa de adquisición: top view.       43         Figura 41: Esquema de las diferentes acciones que debe realizar el microcontrolador.       45
ADuC812.       32         Figura 31: Diagrama de bloques funcional del ADuC812.       33         Figura 32: Esquema del <i>buffer</i> de entrada de las señales analógicas.       35         Figura 33: Ciclos de lectura (a) y escritura (b) a una memoria externa del microcontrolador.       36         Figura 34: Esquema del circuito de demultiplexado de datos y direcciones.       36         Figura 35: Pines del LCD.       38         Figura 36: Esquema del circuito lógico.       39         Figura 37: Esquemático del circuito de reset.       40         Figura 38: Fotografías de la placa de adquisición y grabación de datos.       41         Figura 40: Layout de la placa de adquisición: top view.       43         Figura 41: Esquema de las diferentes acciones que debe realizar el microcontrolador.       45         Figura 42: Función de transferencia de la conversión AD.       47
ADuC812.       32         Figura 31: Diagrama de bloques funcional del ADuC812.       33         Figura 32: Esquema del <i>buffer</i> de entrada de las señales analógicas.       35         Figura 33: Ciclos de lectura (a) y escritura (b) a una memoria externa del microcontrolador.       36         Figura 34: Esquema del circuito de demultiplexado de datos y direcciones.       36         Figura 35: Pines del LCD.       38         Figura 36: Esquema del circuito lógico.       39         Figura 37: Esquemático del circuito de reset.       40         Figura 38: Fotografías de la placa de adquisición y grabación de datos.       41         Figura 40: Layout de la placa de adquisición: bottom view.       43         Figura 41: Esquema de las diferentes acciones que debe realizar el microcontrolador.       45         Figura 42: Función de transferencia de la conversión AD.       47         Figura 43: Formato de la conversión AD.       49

Figura 45: Diagrama de flujo de la rutina "Grabar datos", e interrupciones asociadas56
Figura 46: Captura de la ventana de usuario del programa de descarga y grabación de los datos a través del puerto serie: (a) antes de abrir el puerto serie, (b) durante la transmisión62
Figura 47: (a) Eclipse total de Sol en Australia (4/12/02): zona de totalidad. (b) Detalle del Sur de Australia. El punto gris indica el lugar donde se realizaron las medidas
Figura 48: Fotografías del equipo de medida en Australia (4/12/02)63
Figura 49: Resultados de las medidas: (a) intensidad de la luz de fondo. Fluctuaciones de intensidad respecto a la media para el fotodetector B4 (b) y el fotodetector R (c). (d) Valor digitalizado para el fotodetector G
Figura 50: Comparación de la intensidad de la luz de fondo teórica (línea fina) con la intensidad medida (línea gruesa)
Figura 51: Resultados de las medidas: (a) intensidad de la luz de fondo y (b) fluctuaciones de intensidad respecto a la media para el fotodetector B467
Figura 52: Variación del contraste RMS de las bandas y del índice de centelleo (promedio para los canales B1-B4)
Figura 53: Espectro de potencia del canal B4, en escala logarítmica. La línea punteada tiene una pendiente de $-5/3$
Figura 54: Correlación cruzada entre las señales de los detectores B1 y B270
Figura 55: Detalle y comparación de las correlaciones cruzadas entre los diferentes fotodetectores
Figura 56: Esquema de la dirección y velocidad de las bandas de sombra71

# Lista de Tablas

Tabla 1: Eclipses totales de Sol de principios del nuevo milenio.       4	F
Tabla 2: Características del fotodiodo Hamamatsu S1223-01.	)
Tabla 3: Caracterización del fotodiodo Hamamatsu S1223-01 (linealidad). Datos      experimentales11	-
Tabla 4: Valores de la resistencia de la etapa de conversión I-V para los diferentesfotodetectores. También se indica la intensidad de entrada que dará una salida de 2.5 V(máxima).14	ŀ
Tabla 5: Características (orden del filtro, ganancia y función de transferencia) de cada una de las etapas y del filtro pasa-altos total ( $s_0 = -3.03 \text{ rad/s} = 0.48 \text{ Hz}$ )	5
Tabla 6: Características del amplificador operacional TL081.	)
Tabla 7: Respuesta del filtro, prueba experimental    19	)
Tabla 8: Componentes de la placa de filtrado 1	;
Tabla 9: Componentes de la placa de filtrado 2.    24	ŀ
Tabla 10: Componentes de la placa de filtrado 3.    24	ŀ
Tabla 11: Descripción de la función y conexión al circuito de los pines delmicrocontrolador ADuC812 utilizados.34	ļ
Tabla 12: Descripción de las funciones de los pines de la memoria i (i=1,2)37	,
Tabla 13: Descripción de los pines del display LCD.    38	;
Tabla 14: Tabla de verdad del circuito lógico. La memoria i se activa para CEi#=0, y el         display para ENABLE=1 (en negrita)	)
Tabla 15: Lista de componentes de la placa de adquisición.    42	2
Tabla 16: Secuencia de comandos para la programación de la memoria Am29F800B (en el modo byte)46	5
Tabla 17: Botones de control del circuito digital. Conexión al microcontrolador y función53	;
Tabla 18: Utilización de los registros en el programa "Frangfrec.asm".	ŀ
Tabla 19: Código de apagado (0) y encendido (1) de los leds de colores para los distintos         estados de ejecución del programa	)
Tabla 20: Resultado de las correlaciones cruzadas.    71	