

Enginyeria Electrònica de Telecomunicació

# Lab 4. Etapes de guany.

#### 1. Objectiu de la pràctica

Dissenyar, simular i caracteritzar diversos amplificadors inversors.

### 2. Etapes de guany inversores

Els amplificadors inversors són components fonamentals dels circuits electrònics. Aquests amplificadors s'utilitzen en una varietat d'aplicacions de circuits, com ara l'etapa de guany dels amplificadors operacionals i com a porta NOT en la lògica digital.

L'estudi dels amplificadors inversors també ens dona una visió de conceptes bàsics de circuits, com ara la resposta de freqüència de senyal petit i la retroalimentació. En aquest laboratori, s'analitza el model de petit senyal d'un amplificador inversor genèric mentre es desenvolupa un procediment de disseny genèric. A continuació, el manual de laboratori presenta avantatges i desavantatges de diverses estructures de circuits. Finalment, els estudiants dissenyaran diversos amplificadors inversors escollint una estructura de circuit i desenvolupant un procediment de disseny.

L'amplificador inversor bàsic es mostra a la Figura 1. El senyal d'entrada V<sub>in</sub> contindrà un component de senyal de CA i un component de CC utilitzat per establir el punt de funcionament:



Figura 1. Amplificador inversor bàsic.

El transistor M1 s'anomena controlador ("driver") ja que el senyal d'entrada controla l'amplificador des d'aquest punt. Una càrrega ideal tindrà una impedància infinita. Al circuit bàsic de l'amplificador inversor de la Figura 1, la càrrega està representada per una font de corrent ideal.

El punt de d'operació DC del circuit està determinat per  $I_{BIAS}$  i  $V_{BIAS}$ . Aquests corrents i tensions determinen el punt d'operació i per tant, els paràmetres de petit senyal del transistor i estableixen la tensió de sortida en repòs.

Veurem ara una configuració específica. L'amplificador inversor de la Figura 2 utilitza un controlador NMOS i un mirall de corrent PMOS com a càrrega. El mirall de corrent proporciona una gran resistència de sortida de senyal petit i un corrent de polarització constant. El corrent de polarització estableix el punt de funcionament del transistor M1, que al mateix temps determina la seva transconductància de



petit senyal. Aquest circuit pot proporcionar una gran resistència de sortida i un gran guany de petit senyal.



Figura 2. Amplificador inversor amb càrrega de mirall de current.

El guany en petit senyal de l'amplificador inversor de la Figura 2 ve donat per:

$$A_{V} = \frac{v_{out}}{v_{in}} = \frac{dV_{out}}{dV_{in}}\Big|_{DC(V_{in})} = -\frac{g_{m1}}{g_{ds1} + g_{ds2}}$$
(1)

Fixeu-vos que el guany en petit senyal es pot definir a partir del petit senyal o del gran senyal. En qualsevol cas, els valors dels paràmetres en petit senyal (g<sub>m</sub>, g<sub>ds</sub>, etc) depenen dels punts d'operació, és a adir del gran senyal. El punt d'operació depèn del valor en repòs (quiescent) o DC de la tensió d'entrada V<sub>in</sub> i en aquest cas també del corrent de polarització I<sub>bias</sub>. Els punts d'operació del circuit es poden estudiar mitjançant l'anàlisi en gran senyal i l'estudi de les rectes de càrrega tal com heu vist a teoria.

La impedància de sortida en petit senyal de l'amplificador és:

$$r_{o} = \frac{v_{out}}{i_{out}} = \frac{dV_{out}}{di_{out}}\Big|_{DC(V_{in})} = \frac{1}{g_{ds1} + g_{ds2}}$$
(2)

Per maximitzar el guany cal maximitzar la impedància de sortida  $r_o$ . El node de sortida d'aquest amplificador és un node d'alta impedància i per tant és apte per resistències de càrrega R<sub>L</sub>>>  $r_o$ , altrament R<sub>L</sub> afectarà a la impedància del node i per tant al guany del circuit. A la pràctica, en disseny analògic integrat aquestes etapes treballen amb càrregues fonamentalment capacitives amb capacitat de càrrega C<sub>L</sub>. Si cal atacar càrregues resistives haurem d'emprar una etapa de sortida de baixa impedància de sortida que també estudiarem a teoria.

En cas d'atacar una càrrega capacitiva el pol dominant del circuit ve donat per:

$$f_d = \frac{1}{2\pi r_o(C_L + C_{par})} \tag{3}$$

On C<sub>par</sub> correspon a les capacitats parasites en el node de sortida.

Un altre paràmetre important d'un amplificador és el "slew rate" (SR). Aquest terme descriu la màxima velocitat a la que un node capacitiu pot ser carregat o descarregat i depèn del màxim corrent disponible. Es tracta doncs de la càrrega d'una capacitat a corrent constant, pel nostre circuit:

$$SR = \frac{dV_{out}}{dt} = \frac{I_{max}}{C_L + C_{par}}$$
(4)



Enginyeria Electrònica de Telecomunicació

Recordeu que en aquest mode el circuit opera en mode no lineal i el model en petit senyal no és vàlid. Això fa per exemple que la màxima freqüència d'operació en gran senyal pugui ser menor que la freqüència de tall en petit senyal f<sub>d</sub>. Per que no limiti el SR s'ha de complir:

$$SR \ge A_V \frac{dV_{in}}{dt}\Big|_{max}$$
 (5)

Per el cas particular d'una excitació sinusoidal  $Vin = V_{pk} \sin(\omega t)$  s'ha de complir:

$$SR \ge A_V 2\pi f V_{pk}$$
 (6)

Per al circuit de la Figura 2 el slew rate de càrrega SR+ ve donat en el cas en V<sub>out</sub> creix i per tant V<sub>in</sub> decreix (és un amplificador inversor). Si V<sub>in</sub> s'apropa a 0 el corrent de M<sub>1</sub> també s'apropa a 0 i el corrent disponible per carregar C<sub>L</sub> és el corrent de drenador de M<sub>2</sub> que està fixat al corrent de polarització I<sub>bias</sub> (aquest amplificador és una etapa de classe A):

$$SR += \frac{I_{bias}}{C_L + C_{par}}$$
(7)

Per el circuit de la Figura 2 el slew rate de descàrrega SR- ve donat el cas en V<sub>out</sub> decreix i per tant V<sub>in</sub> creix. El corrent de drenador de M<sub>1</sub> creix quadràticament amb V<sub>in</sub> i fàcilment serà molt major que el corrent inicial de polarització I<sub>bias</sub>. Això fa que normalment SR->>SR+ en aquesta topologia i que el SR- no limiti el funcionament del circuit.



## 3. Símbols, banc de proves i simulacions

En aquest apartat veurem com simular l'amplificador de la Figura 2. Per fer-ho cal en primer lloc crear l'esquema de l'amplificador en el Cadence, tal i com es mostra a la Figura 3. Les mides dels transistors són un exemple per il·lustrar la simulació en aquesta secció. Per respondre les qüestions haureu de dissenyar el circuit que vol dir dimensionar novament els transistors i els punts d'operació del circuit.



Figura 3. Esquema de l'amplificador inversor amb pins d'entrada, de sortida I d'alimentació.

En aquesta pràctica treballarem emprant les opcions de disseny jeràrquic que proporciona Cadence. Es crearà un símbol de l'amplificador que pot ser emprat en circuits més complexes o en circuits de banc de prova com farem més tard. Després de dissenyar l'esquema del circuit, cal incloure els pins d'entrada (Vin), de sortida (Vout) i d'alimentació (VDD i GND) tal i com es mostra a la Figura 3. Per ferho es pot fer servir la opció del menu "Create->pin" o la tecla drecera "p". Quan es fa s'obre una finestra (Figura 4) on es pot introduir el nom i el tipus de pin. Es poden introduir diversos noms i es crearan diversos pins del mateix tipus seleccionat corresponents a aquests noms.

Create	Pin (on lhcb02) ×
Names	
Direction	inputOutput
Usage	output
Signal Type	inputOutput
	jumper
	tristate
• Net Expression	Attach to pin
Supply Sensitivity	
Rotation	
Hide	<u>Cancel</u> <u>D</u> efaults <u>H</u> elp

Figura 4. Finestra per crear pins

Un cop creats els pins ja podem crear el símbol del bloc tal i com es mostra a la Figura 5.





Figura 5. Creació del symbol d'una cel·la

S'obrirà una finestra (Figura 6) on es pot definir la posició dels pins en el símbol.

23		Virtuos	Chomatu	Symbol G	oporati	on Ontio	nc (on	lbcb02	ample c	chomotic	on	Ihcl	b02)			×
Launo	h <u>F</u> ile	Edit Vie	-	Symbol G	enerati	on optio		IIICB02	,	^					сā	dence
-	-		Library Name		Cell Name	e		View N	ame						_	
		a 🖃	DAI_Lab3		InvAmpli	ifierExamp	le	symbol			0	1	1	abc	-	::
	- 🔾	- 🛈 🤅	Pin Specification	5						Attributes		-				
		•	Left Pins	Vin						List			•			
1.1			Right Pins	Vout						List						
1.1			Top Pins	VDD						List						
			Bottom Pins	GND						List						
			Exclude Inherited	Connection Pins:												
1.1			🖲 None 🔾	All 🔾 Only these:												
1.1			Load/Earlo	Edit Attaila	tor 🗆	Edit	abole		Edit Drop	artice 🗌						
1.1			Ludu/Save	Edit Attribu		Cuit D		Cancel	Luit Prop	erues 🛄						
1.1									Дрріу		· .					
1.				10												
				· · A ide	=Ibias	NOUT										

Figura 6. Finestra pe definir la posició dels pins en el symbol.

Es crearà aleshores el símbol corresponent a la cel·la de l'amplificador inversor tal i com es mostra a la Figura 7.



*Figura 7. Vista esquemàtica (esquerra) i vista del símbol generat per l'eina (dreta) de la cel·la.* 

Per defecte, el símbol auto-generat és una caixa quadrada. El símbol es pot editar i donar la forma que vulguem, com per exemple la típica d'un amplificador, emprant les eines d'edició tal i com es mostra a la Figura 8.





*Figura 8. Vista esquemàtica (esquerra) i vista del símbol editat (dreta) de la cel·la amplificadora.* 

Un cop creat la vista símbol, la cel·la es pot fer inserir com qualsevol altre cel·la de les llibreries (Figura 9) i emprar en altres cel·les, com un banc de prova de l'amplificador (Figura 10).



Figura 9. Inserció del símbol creat.



*Figura 10. Vista esquemàtica de la cel·la banc de proves de l'amplificador.* 

La Figura 11 mostra el banc de proves per estudiar els punts d'operació de l'amplificador mitjançant la obtenció de les corbes del corrent del transistor controlador i del transistor de càrrega (corba de



càrrega) en funció de la tensió DC de sortida (escombrat DC de Vo\_DC) i per diverses tensions de porta del transistor controlador (paramètric de Vi\_DC). Aquest banc de proves també es pot fer servir per obtenir la resistència de sortida de una forma anàloga a com vàrem fer a la pràctica anterior.



*Figura 11. Banc de proves per estudiar els punts d'operació de l'amplificador inversor.* 

La configuració del test es mostra a la Figura 12. Des d'aquest esquema podeu accedir a la cel·la de l'amplificador mitjançant "Edit->Hiererchy->Descend\_Edit" (o tecla drecera "E") o bé "Edit->Hiererchy->Descend\_Read" (o tecla drecera "e") i després seleccionant el bloc. Recomanem d'entrada descendir en mode lectura, perquè si modifiqueu la cel·la té conseqüències en totes les instàncies de la mateixa. La configuració de l'escombrat paramètric es mostra a la Figura 13. Fixeuvos que el rang de l'escombrat es defineix a un rang petit de tensions d'entrada que permetin veure la intersecció de les corbes del transistor controlador en diversos punts de la corba de càrrega, com veiem, també s'afegeixen alguns punts addicionals al "inclusion list" per veure els casos extrems.

📓 ADE XL T	est Edito	r - DAI	Lab3:	In	vAmplif	ierExa	mple_	Punts	Opera	acioD	C:1:1 (on   _	□ × □
Session Setup	Analyses	Variables	Outputs		imulation	Results	Tools	<u>H</u> elp			cāde	nce
11 🗠 🛃	27	🔊 🏸		4	P							
Design Variables					Analyses						?5)	AC AC
Name		Value		Ŀ	Туре	Enable			Argur	nents		Trans
1 Vo DC	1.65	*uluc	_	1	dc	<b>V</b>	0 3.3 5m	Linear St	ep Size	Start-St	op	٩Ļ
2 Ibias	10u			L								
3 VDD	3.3			L								P®-
4 Vi_DC	627m			L								×
				L								
					Outputs						000	
					Nam	e/Signal/	Expr	Value	Plot	Save	Save Options	M
				1	Vin						allv	
				2	Vout					<b>V</b>	allv	
				3	10/MP0/S					<b>V</b>	yes	
				4	10/MN0/D			]	✓	<b>V</b>	yes	
				L								
				L								
1				L								
>				-								
180(460)	tatus: Deadu	T-27.C	Simulat	tor	spectre ar		e: DAL Lab	3-100/400	lifierEx	amnle	PuntsOperacioDC:1:1	state
100(100) 3	tatus. Ready	1-2/0	Sintula	ior.	spectreat	is stat	C. DAI_LOU	5.mvAmp	miercy	ample_	runsoperatioper.	_state

Figura 12. Configuració del test per estudiar els punts d'operació de l'amplificador inversor





Figura 13. Configuració del escombrat paramètric per estudiar els punts d'operació de l'amplificador inversor



Figura 14. Línia discontinua: corba de càrrega en funció de la tensió DC de sortida (escombrat DC de Vo\_DC). Línies continues: corbes del transistor controlador en funció de la tensió DC de sortida i per diverses tensions de porta del transistor controlador (paramètric de Vi\_DC)

L'escombrat DC pot tenir un pas massa gran, cosa que pot causar problemes de discontinuïtat quan fem derivades per calcular paràmetres en petit senyal com la resistència de sortida o el guany. Es pot escollir un pas d'escombrat menor, tal i com es mostra a la Figura 15. En aquest cas es configura el pas a 5mV.



Choo	sing Ana	lyses	AD	EL(4)	(on	lhcb02)
Analysis	⊖ tran	🖲 dc	C	ac	0	noise
	🔾 xf	🔾 ser	s C	dcmatch	0	acmatch
	🔾 stb	🔾 pz	C	If	0	sp
	🔾 envip	🔾 pss	C	pac	0	pstb
	O pnoise	⊖ pxf	C	psp	0	qpss
	Q qpac	O dbi	noise 🔾	qpxf	0	qpsp
	O hb	O hba	ic O	hbstb	0	hbnoise
	U hbsp	U hb	ď			
		DC	Analysis			
Save DC Ope	rating Point		-			
Hysteresis Sv	veep		_			
Sweep Varia Temper Design V Compor Model P	able ature Variable nent Parame Parameter	ter	Variable	Name Select De	Vo_[	OC Variable
Sweep Rang	ge					
<ul> <li>Start-St</li> </ul>	ор	Start	0	St	on	2.2
Center-	Span		0	54	op	5.5
Sweep Type						
Linear		۲	Step Size			5m
		0	Number	of Steps		
Add Specific	Points					
Add Points B	y File					
Enabled 💆						Options

Figura 15. Configuració del pas de l'escombrat DC.

Tal i com heu vist a teoria (Figura 16), podem reconstruir la funció de transferència DC Vout=f(Vin) a partir de les interseccions que podem veure a la Figura 14.



Figura 16. Construcció de la funció de transferència de l'amplificador inversor a partir de la intersecció de les corves del transistor controlador amb la corva de càrrega.

El banc de proves de la Figura 11 permet estudiar els possibles punts d'operació del circuit, però no permet caracteritzar la operació normal d'un amplificador ja que forcem el node de sortida.



Per caracteritzar el circuit com amplificador podem fer servir el banc de proves de la Figura 17, amb una càrrega capacitiva Cload.



Figura 17. Banc de proves per la caracterització de l'amplificador

Sobre el mateix circuit es poden fer diversos anàlisis com es pot veure a la Figura 18. Fixeu-vos que en els outputs a més de senyals tenim expressions que es poden escriure amb la calculadora. Aquestes expressions poden ser formes d'ona (com un Bode) o valors numèrics (com un ample de banda).

💾 🧽 🖡 27	) 🗦 🎾 🖆 🖊	_	_	_	_			_		
esign Variables		Analyses						80	×	
Name	Value	Туре	Enable		,	Argume	nts			
Cload	1n	<b>1</b> dc	<b>~</b>	0 3.3 5m Line	near Step Size Start-Stop					
Ibias	194	2 tran	<b>Z</b>	0 10m conser	rvative		-1			
VDD	3.3	3 ac	⊻	1 1G Automa	tic start-stop	)			-1	
vi ac mag	1									
Vi_DC	627m									
vi_sin_amplitude	1m									
vi_sin_freq	1K									
		Outputs						25	×	
		Carpens	Name/Sig	al/Expr	Value	Save Options	T			
		1 Vin						ally	н	
		2 Vout						allv		
		3 Av_ac			wave					
		100			02 524					
		4 BW_ac			52.52N					
		4 BW_ac 5 Av_ac_dE	320		wave					

Figura 18. Configuració del test per caracteritzar l'amplificador inversor.

A la Figura 19 es mostra la resposta a un escombrat DC de la tensió d'entrada. Podem veure la funció de transferència (Vout) i podem calcular el guany a partir de la resposta en gran senyal  $A_V = \frac{dV_{out}}{dV_{in}}\Big|_{DC(V_{in})}$  (és la expressió Av\_dc=deriv(VS("/Vout"))).



Enginyeria Electrònica de Telecomunicació



Figura 19. Resposta DC de l'amplificador inversor. Dreta: funció de transferencia. Esquerra: guany en funció del punt d'operació.

A la Figura 20 es mostra la resposta transitòria de l'amplificador a una excitació sinusoidal. Podeu comprovar si la relació entre les amplituds del senyal de sortida i d'entrada es correspon amb el guany DC determinat anteriorment.



Figura 20. Resposta transitòria de l'amplificador inversor

A la Figura 21 es mostra la resposta AC de l'amplificador. El guany AC es defineix com  $A_V = \frac{v_{out}}{v_{in}}$  i l'expressió de la calculadora seria Av\_ac=(VF("/Vout") / VF("/Vin")). Fixeu-vos que és funció de la freqüència i que el valor a baixa freqüència coincideix amb el guany DC donat a la figura Figura 19 per Vi\_DC=630 mV. També podem calcular l'ample de banda del circuit amb la funció "bandwidth" de la calculadora.

*Molt important:* els paràmetres en petit senyal del circuit que s'utilitzen en anàlisis AC o de soroll es calculen pel punt d'operació definit pel valor de les variable de disseny donats en la Figura 18. Cal ser consistents al comparar resultats en petit senyal!



Enginyeria Electrònica de Telecomunicació



Figura 21. Resposta AC de l'amplificador inversor

Finalment, introduirem un darrer banc de proves emprat per caracteritzar el slew rate (Figura 22). En aquest cas cal introduir una senyal d'entrada que porti a l'amplificador fora del punt d'operació en petit senyal. La senyal d'entrada serà una senyal quadrada entre 0 i VDD (3.3 V) i els flancs de pujada i de baixada han de ser molt més ràpids que la resposta de l'amplificador per que sigui el circuit amplificador el que limiti el SR del senyal de sortida.



Figura 22. Banc de proves per caracteritzar el SR

El senyal d'entrada i de sortida es mostren a la Figura 23. Com hem comentat anteriorment, aquesta topologia amplificadora limita molt més el SR+ (càrrega de Cload) que el SR- (descàrrega de Cload).





Figura 23. Senyals d'entrada i de sortida en el banc de proves de SR.



#### 4. Qüestions

- 1) Deduïu les expressions pel guany (1) i resistència de sortida (2) de l'amplificador inversor (1 *punt*).
- 2) Dissenyeu un amplificador inversor amb les especificacions que s'indiquen a continuació (2 punts). Dissenyar vol dir dimensionar els transistors (W i L) i els punts d'operació (Ibias e Vi\_DC) per que un circuit amb aquesta topologia compleixi les especificacions. El valor de Cload serà de 3 pF. Podeu suposar C<sub>par</sub>= 0. La tensió d'alimentació V<sub>DD</sub> = 3.3 V. Aquest dimensionament cal fer-lo emprant el model i els paràmetres tecnològics del transistors discutits en el Lab 2. Les especificacions són :
  - a. Guany en DC major (en magnitud) que -100 V/V
  - b. Ample de banda > 30 kHz
  - c. Slew Rate de càrrega > 5 V/ $\mu$ s
  - d.  $r_{ds2} > 5 M\Omega$
  - e. Rang d'operació (M2 en saturació) V<sub>o</sub> > 3V
- 3) Realitzeu les simulacions necessàries per determinar alguns punts d'operació del circuit seguint un procediment anàleg al realitzat per la Figura 14 (1 punt)
- 4) Realitzeu les simulacions DC necessàries per comprovar que els punts d'operació deduïts en la qüestió anterior pertanyen a la funció de transferència i que el guany en DC > 100. Si cal redissenyeu el circuit per que es compleixi l'especificació de guany (1 punt).
- 5) Comproveu les regions de funcionament dels transistor; saturació i lineal. Escriviu les equacions que determinen aquestes regions. Representeu-les. Podeu inspirar-vos en la Figura 16 (1 punt)
- 6) Realitzeu les simulacions DC necessàries per comprovar que  $r_{ds2} > 5 M\Omega$ . Si cal redissenyeu el circuit per que es compleixi l'especificació de guany i de resistència de sortida (1 punt).
- Realitzeu les simulacions AC necessàries per comprovar que l'ample de banda > 30 kHz. Si cal redissenyeu el circuit per que es compleixi l'especificació de guany, de r<sub>ds2</sub> i d'ample de banda (1 punt).
- Realitzeu les simulacions transitòries necessàries per comprovar que el Slew Rate de càrrega
   5 V/µs. Si cal redissenyeu el circuit per que es compleixi l'especificació de guany, de r<sub>ds2</sub>, d'ample de banda i de Slew Rate (1 punt).
- 9) Estudieu el consum del circuit. Se us acut una forma de optimitzar-lo? Pista: repasseu les possibilitats dels miralls de corrent (1 punt)

## 5. Referències

[1]. P. M. Miller, J. S. Mincey, T. L. Mayhugh, A. F Mondragon, J. Silva-Martinez, J. Pineda de Gyvez, "Laboratory Manual ELEN 474: VLSI Circuit Design", Department of Electrical Engineering Texas A&M University, 2010.