

Pràctica 3

Implementació de portes lògiques amb MOSFETs

1. INTRODUCCIÓ

En aquesta pràctica farem ús de transistors MOSFET de canal n per a una aplicació d'electrònica digital: la construcció de portes lògiques. Els circuits a implementar es corresponen a una porta inversora i una porta NAND i una porta NOR.

2. EL MOSFET DE CANAL N

El transistor MOSFET (*Metal Oxide Field Effect Transistor*) és un dispositiu transistor *unipolar* (figura 1): el corrent generat és degut a portadors d'una única polaritat, ja siguin electrons o forats. Degut a aquesta propietat, el MOSFET pot funcionar a altes velocitats, ja que, a diferència dels transistors BJT, les recombinacions electró-forat pràcticament no intervenen en la conducció quan apliquem una tensió de porta i es produeix l'efecte camp. Aquesta característica ha fet del MOSFET un dispositiu òptim per a aplicacions digitals.

Com es pot veure a les Figures 1.1 i 1.2, que esquematitzen un transistor MOSFET de canal n, aquest dispositiu està constituït per dos contactes òhmics, un anomenat *font* (*source*) i l'altre *drenador* (*drain*), amb una estructura MOS intermèdia, anomenada *porta* (*gate*). (Usualment, el dispositiu compta amb un quart contacte anomenat *bulk* que actua com a contra-electrode per al contacte de porta, que en el nostre cas està integrat amb el mateix contacte de font). L'element central del dispositiu és l'estructura MOS (Metall-Òxid-Semiconductor), ja que ens permet de crear el canal. L'estructura MOS ideal és una estructura simple formada per una capa metàl·lica, normalment d'alumini, una capa aïllant de SiO₂ (òxid), i un substrat de silici (semiconductor).




Figura 1. Esquema d'un MOSFET de canal n com el de la Pràctica, en els estats de *off* (1) i *on* (2).

2.1 La característica $I_D(V_D)$ del MOSFET

A la Figura 2.1 es pot observar la característica $I_D(V_D)$ del MOSFET a utilitzar a la pràctica. Inicialment, per a un voltatge porta-font nul, entre la font i el drenador no hi circula corrent. Si apliquem polaritzacions porta-font prou elevades, es produeix una inversió de població al substrat del dispositiu (tipus p), i l'estructura MOS que constitueix la porta permet la formació d'un canal (*channel*) per on flueixen electrons (Figura 1.2), i per tant apareix un corrent. El voltatge porta-font a partir del qual apareix el canal s'anomena *tensió llindar* del MOSFET ($V_{G,Isat}$).




Figura 2.1.(a) Característica $I_D(V_{DS})$ del MOSFET model IRF510 per a diferents polaritzacions de porta, V_G . (b). Esquema elèctric del MOSFET.

2.2 L'ús del MOSFET en l'electrònica digital: porta lògica inversora o porta NOT

L'esquema elèctric del MOSFET es mostra a la Figura 2.1.b. En primera aproximació, aquest tipus de transistor pot ser considerat com un interruptor (*switch*) controlat per voltatge. A la Figura 3.1 es mostra el circuit elèctric on apareix aquest funcionament, anomenat *porta lògica inversora* o *porta NOT*. Donat un valor del voltatge V_{DD} , per polaritzacions de porta (V_G) prou baixes el MOSFET no genera el canal i actua com un interruptor obert, i el voltatge a la sortida (V_O) serà V_{DD} (Figura 3.1.b). Diferentment, quan es subministra un voltatge de porta igual o superior al que permet la generació de la intensitat de saturació ($V_{G,ISat}$), el canal s'haurà creat, la resistència del MOSFET serà molt inferior a la resistència R_D , i el voltatge V_O es correspondrà a 0. Considerant el circuit com a porta NOT, la taula de veritat del circuit es correspon al que apareix a la Figura 4.




Figura 3.1. (a) Esquema elèctric d'un MOSFET configurat com a porta lògica inversora. (b): Quan la polarització de porta ($V_G = V_i$) és prou baixa, el canal no estarà creat, i la resistència interna del MOSFET és prou alta com per a que actuï com a un interruptor en *off*. (c): Interruptor en *on*.

V_i	V_O
0	1
1	0

Figura 4. Taula de veritat corresponent a la porta inversora de la Figura 3. Els estats de voltatge baix ($V_i < V_{G,ISat}$) i alt ($V_i > V_{G,ISat}$) són representats com els valors lògics 0 i 1, respectivament.

3. OBJECTIUS

Un cop finalitzada la pràctica l'estudiant serà capaç de:

- Muntar una porta NOT amb dispositius NMOS.
- Comprovar el comportament elèctric d'una porta NOT tenint en compte la seva transició.
- Calcular el corrent i la potència consumint per una porta NMOS-estàtica.
- Representar gràficament dades experimentals.
- Muntar portes NAND i NOR de dos entrades amb dispositius NMOS.
- Comprovar el funcionament d'una porta NOT, NAND i NOR.

4. MATERIAL NECESSARI

- 2 transistors NMOS model IRF510.
- 2 resistències d'1k Ω .
- Un LED.
- Font de tensió DC

5. REALITZACIÓ PRÀCTICA.

En aquesta pràctica muntareu dos circuits, amb opció d'un tercer. El primer consistirà en comprovar els dos estats possibles de la porta inversora construïda amb un dispositiu NMOS i la seva transició; el segon i el tercer us permetran la construcció d'una porta NAND i NOR mitjançant dispositius NMOS.

El patillatge del transistor NMOS IRF510 de la pràctica és el següent:




Figura 5. MOSFET model IRF510. SOURCE→FONT; DRAIN→DRENADOR; GATE→PORTA.

A. Porta inversora NOT

1) Munteu el circuit corresponent a la porta NOT (porta inversora) que es mostra a la Figura 3.1, amb una resistència R_D de 1k Ω i una tensió V_{DD} de 5V. (NOTA: feu servir la font fixa de 5V de que disposa la font d'alimentació en contínua per generar aquest voltatge).

2) Mesureu valors de V_O i V_i per un rang de valors de V_i que vagi de 0 a 6 volts. amb la màxima resolució que us sigui possible. Per representar aquesta taula feu variacions de V_i de 0,5V mentre no hi hagi un canvi sustancial i de 0,1V quan i hagi un canvi significatiu en la tensió de sortida V_o .

3) Verifiqueu la taula de veritat, tenint en compte que els estats lògics '0' i '1' es corresponen, aproximadament, al valor de voltatge de 0 i 5 volts, respectivament i mostreu al professor el seu funcionament.

B. Porta NAND

En la figura 6 es mostra una porta NAND de dues entrades. Fixeu-vos que incorpora dos transistors MOSFET i un LED a la sortida V_O .




Figura 6. Esquema elèctric d'una porta NAND de dues entrades NMOS-estàtica.

4) Munteu el següent circuit, corresponent a la porta NAND. Imposau R_D igual a $1k\Omega$, i connecteu una resistència de $1k\Omega$ en sèrie amb el LED de la sortida V_O . Apliqueu el valor de +5V al terminal V_{DD} també fent servir la font fixa de 5V de la font d'alimentació.

5) Verifiqueu la taula de veritat, tenint en compte que els estats lògics '0' i '1' es corresponen, aproximadament, al valor de voltatge de 0 i 5 volts, respectivament i mostreu al professor el seu funcionament.

C. Porta NOR




Figura 7. Esquema elèctric d'una porta NOR de dues entrades NMOS-estàtica

Adicionalment, si us ha donat temps de finalitzar les mesures amb els Circuits 1 i 2, comenteu-li al professor si us dóna temps de construir el Circuit 3, corresponent a una porta NOR (figura 7).

- 6) Munteu un porta NOR de dos entrades.
- 7) Verifiqueu la taula de veritat i mostreu al professor el seu funcionament.

6. INFORME DE LA PRÀCTICA

A. Porta inversora NOT

1 i 2. Comportament elèctric de la porta NOT (2 punts)

- a) Realitzeu una taula amb els valors de la tensió de sortida V_o i la tensió d'entrada V_i .
- b) Realitzeu gràficament la tensió de sortida V_o en funció de la tensió d'entrada V_i i indiqueu el valor de $V_{G,Isat}$ (valor pel qual comença a conduir el canal del dispositiu MOSFET).

1 i 2. Corrent consumit en una porta NMOS-estàtica (2 punts)

A teoria s'ha vist el model de lògica combinacional en família CMOS, a partir d'un NMOS i un PMOS. En aquesta pràctica, en canvi, s'ha utilitzat una família NMOS-estàtica, composta d'un NMOS més una resistència. A nivell microelectrònic, és més fàcil implementar CMOS que no pas NMOS-estàtica. Amb les dades obtingudes es pot descriure el comportament en potència de la família NMOS-estàtica. Amb la tensió V_o , V_{DD} i la resistència R_D podeu calcular la intensitat que passa pel circuit a diferents tensions de porta.

- a) Realitzeu una taula de la intensitat consumida pels diferents valor de V_i e indiqueu la expressió que heu utilitzat per calcular la intensitat.
- b) Realitzeu una representació gràfica del corrent consumit en funció de la tensió V_i .
- c) Quina és la interpretació que doneu a la variació de I en funció de V_i considerant el MOSFET com a un interruptor?
- d) Escriviu les expressions matemàtiques que indiquen l'estat de conducció d'un MOSFET. Mitjançant aquestes expressions indiqueu en quin estat es troba el transistor (tall, saturació o tríode) en funció de la tensió V_i aplicada.

1 i 2. Potència consumida en una porta NMOS-estàtica (2 punts)

Amb els valors de V_o y V_{DD} podem calcular la tensió que cau a la resistència i la que cau al transistor NMOS.

- a) Realitzeu una taula amb les variables V_o , I , potencia consumida a la resistència i potencia al dispositiu NMOS.
- b) Realitzeu dues gràfiques de la potència ($P=I \cdot V$) en funció de la tensió d'entrada per la resistència i pel transistor..
- c) Tenim en compte les dues gràfiques, quin es l'avantatge de tenir un dispositiu CMOS en lloc d'un NMOS-estàtic com s'ha utilitzat a la pràctica?

3. Funcionament d'una porta NOT (1punt)

- a) Representeu els resultats experimentals en una taula de la veritat.

B. Porta NAND (3punts)

- a) Representeu els resultats experimentals en una taula de la veritat.
- b) Dibuixeu quatre esquemes similars a les Figures 3.2 i 3.3 per als estats corresponents a les quatre combinacions de $V_{i,1}$ i $V_{i,2}$ possibles indicant per on passa el corrent en cada estat.

C. Porta NOR (2punts)

- a) Representeu els resultats experimentals en una taula de la veritat.
- c) Dibuixeu quatre esquemes similars a les Figures 3.2 i 3.3 per als estats corresponents a les quatre combinacions de $V_{i,1}$ i $V_{i,2}$ possibles indicant per on passa el corrent en cada estat.