Please use this identifier to cite or link to this item:
http://hdl.handle.net/2445/97540
Full metadata record
DC Field | Value | Language |
---|---|---|
dc.contributor.advisor | Bosch Estrada, José | - |
dc.contributor.author | Roca del Águila, Richard Hernán | - |
dc.date.accessioned | 2016-04-18T08:25:51Z | - |
dc.date.available | 2016-04-18T08:25:51Z | - |
dc.date.issued | 2016-01-28 | - |
dc.identifier.uri | http://hdl.handle.net/2445/97540 | - |
dc.description | Treballs Finals de Grau d'Enginyeria Informàtica, Facultat de Matemàtiques, Universitat de Barcelona, Any: 2016, Director: José Bosch Estrada | ca |
dc.description.abstract | El proyecto consiste en el desarrollo de un simulador de procesador de arquitectura RISC . Las principales funciones del simulador será la carga de instrucciones en la memoria de programa del simulador , que tiene un límite de 45 instrucciones , grabar el programa y la ejecución del programa instrucción a instrucción. La interfaz del simulador muestra cómo van cambiando de estado todos sus componentes y se van ejecutando las instrucciones del programa pasando por las 4 etapas (IF,OF,EX,WB) que tendrá el simulador, además también contara con un conjunto de registros internos CR (R1 a R8),una memoria de datos de 16 posiciones que aceptara enteros con signo de 32 bits ,solo 2 modos de direccionamiento inmediato y relativo , 4 tipos de instrucciones los cuales serán de registro, memoria, control y miscelánea. | ca |
dc.format.extent | 52 p. | - |
dc.format.mimetype | application/pdf | - |
dc.language.iso | spa | ca |
dc.rights | memòria: cc-by-nc-sa (c) Richard Roca del Águila, 2016 | - |
dc.rights | codi: GPL (c) Richard Roca del Águila, 2016 | - |
dc.rights.uri | http://creativecommons.org/licenses/by-sa/3.0/es | - |
dc.rights.uri | http://www.gnu.org/licenses/gpl-3.0.ca.html | - |
dc.source | Treballs Finals de Grau (TFG) - Enginyeria Informàtica | - |
dc.subject.classification | Microprocessadors | cat |
dc.subject.classification | Simulació per ordinador | cat |
dc.subject.classification | Programari | cat |
dc.subject.classification | Treballs de fi de grau | cat |
dc.subject.classification | Interfícies d'usuari (Sistemes d'ordinadors) | ca |
dc.subject.other | Microprocessors | eng |
dc.subject.other | Computer simulation | eng |
dc.subject.other | Computer software | eng |
dc.subject.other | Bachelor's theses | eng |
dc.subject.other | User interfaces (Computer systems) | eng |
dc.title | Simulador de procesador RISC | cat |
dc.type | info:eu-repo/semantics/bachelorThesis | ca |
dc.rights.accessRights | info:eu-repo/semantics/openAccess | ca |
Appears in Collections: | Treballs Finals de Grau (TFG) - Enginyeria Informàtica |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
codi_font.zip | Codi font | 100.22 kB | zip | View/Open |
memoria.pdf | Memòria | 1.33 MB | Adobe PDF | View/Open |
This item is licensed under a Creative Commons License