Miniatura

Fitxers

codi_font.zip (100.22 KB)
memoria.pdf (1.3 MB)

Tipus de document

Treball de fi de grau

Data de publicació

2016-01-28

Llicència de publicació

memòria: cc-by-nc-sa (c) Richard Roca del Águila, 2016
Si us plau utilitzeu sempre aquest identificador per citar o enllaçar aquest document: https://hdl.handle.net/2445/97540

Simulador de procesador RISC

Títol de la revista

Autors

Director/Tutor

ISSN de la revista

Títol del volum

Recurs relacionat

Resum

El proyecto consiste en el desarrollo de un simulador de procesador de arquitectura RISC . Las principales funciones del simulador será la carga de instrucciones en la memoria de programa del simulador , que tiene un límite de 45 instrucciones , grabar el programa y la ejecución del programa instrucción a instrucción. La interfaz del simulador muestra cómo van cambiando de estado todos sus componentes y se van ejecutando las instrucciones del programa pasando por las 4 etapas (IF,OF,EX,WB) que tendrá el simulador, además también contara con un conjunto de registros internos CR (R1 a R8),una memoria de datos de 16 posiciones que aceptara enteros con signo de 32 bits ,solo 2 modos de direccionamiento inmediato y relativo , 4 tipos de instrucciones los cuales serán de registro, memoria, control y miscelánea.

Descripció

Treballs Finals de Grau d'Enginyeria Informàtica, Facultat de Matemàtiques, Universitat de Barcelona, Any: 2016, Director: José Bosch Estrada

Matèries

Microprocessadors, Simulació per ordinador, Programari, Treballs de fi de grau, Interfícies d'usuari (Sistemes d'ordinadors)

Matèries (anglès)

Microprocessors, Computer simulation, Computer software, Bachelor's theses, User interfaces (Computer systems)

Citació

Col·leccions

Treballs Finals de Grau (TFG) - Enginyeria Informàtica

Citació

ROCA DEL ÁGUILA, Richard hernán. Simulador de procesador RISC. [consulta: 24 de gener de 2026]. [Disponible a: https://hdl.handle.net/2445/97540]

Exportar metadades

JSON - METS

Compartir registre