Miniatura

Fitxers

MARTÍ FARRÀS CARLES_3085516_assignsubmission_file_TFG-marti-farras-carles.pdf (7.21 MB)

Tipus de document

Treball de fi de grau

Data de publicació

2021-02

Llicència de publicació

cc-by-nc-nd (c) Martí, 2021
Si us plau utilitzeu sempre aquest identificador per citar o enllaçar aquest document: https://hdl.handle.net/2445/180383

Design and Implementation of an 8-Bit 1-kS/s Successive-Approximation ADC

Títol de la revista

Autors

Director/Tutor

ISSN de la revista

Títol del volum

Recurs relacionat

Resum

Successive-approximation (SAR) analog-to-digital converters (ADCs) are among the most common and widely used general-purpose ADC architectures for their moderate resolutions and sampling rates. This paper aims to study and understand the conventional SAR ADC by proposing an N-bit architecture with a split capacitor digital-to-analog converter (DAC), and design, simulate, and finally implement a functional 8-bit 1-kS/s 0-5V SAR ADC prototype on a breadboard. The simulations and the tested prototype allow us to analyze the results and notice some of the most relevant advantages and disadvantages of the SAR ADC besides its limitations

Descripció

Treballs Finals de Grau de Física, Facultat de Física, Universitat de Barcelona, Curs: 2021, Tutora: Anna Maria Vilà Arbonès

Matèries

Convertidors analògic-digitals, Simulació per ordinador, Treballs de fi de grau

Matèries (anglès)

Analog-to-digital converters, Computer simulation, Bachelor's theses

Citació

Col·leccions

Treballs Finals de Grau (TFG) - Física

Citació

MARTÍ FARRÀS, Carles. Design and Implementation of an 8-Bit 1-kS/s Successive-Approximation ADC. [consulta: 23 de gener de 2026]. [Disponible a: https://hdl.handle.net/2445/180383]

Exportar metadades

JSON - METS

Compartir registre